[发明专利]用于存储器阵列的取消选择驱动器

说明书

技术领域

本主题总体上涉及电子领域，包括半导体存储器器件。更具体而言，本主题涉及向存储器阵列的选择线提供取消选择电压。

背景技术

计算机或其他电子装置的存储器可以包括集成到较大的集成电路或者独立的集成电路内的存储器单元的块。存在很多不同类型的存储器，包括随机存取存储器（RAM）、只读存储器（ROM）、动态随机存取存储器（DRAM）、静态RAM（SRAM）、同步动态RAM（SDRAM）、闪速存储器和相变存储器（PCM）。很多半导体存储器技术将个体存储器单元布置成阵列，可以采用连接至所述阵列中的存储器单元列的位线（或列选择线）和连接至所述阵列中的存储器单元行的字线（或行选择线）对所述阵列进行访问。

可以通过在适当的位线和/或字线上提供选择电压而对很多种类型的存储器进行访问。一些存储技术，例如包括PCM的电阻性交叉点存储技术，可能要求在不活动的字线和/或位线上驱动取消选择电压，从而在存储器访问过程中实现适当的偏置。

附图说明

结合于本说明书中并构成了本说明书一部分的附图示出了所主张保护的主题的各个实施例。所述附图连同一般性描述一起用来解释所主张保护的主题的原理。但是，不应认为其使得所主张保护的主题局限于所描述的具体实施例，其目的在于实现对所主张保护的主题的解释和理解。在借助附图阅读下述具体实施方式时，可以通过所述详细说明理解这样的主题，其中：

图1是示出根据一个或多个实施例的具有选择驱动器和取消选择驱动器的实施例的存储器阵列的电路图；

图2是根据一个或多个实施例说明各条线在存储器访问之前和过程中如何表现的时序图；

图3A示出了根据一个或多个实施例的采用具有非对称的选择驱动器和取消选择驱动器的实施例的集成电路（IC）的布局的部分；

图3B是根据一个或多个实施例的图3A的布局的部分的更加详细的视图；

图4是根据一个或多个实施例的采用分布式漏极场效应晶体管（DDFET）的取消选择驱动器的替代实施例的布局；

图5是根据一个或多个实施例的具有利用取消选择驱动器的存储器阵列的系统的框图；以及

图6是根据一个或多个实施例的利用取消选择驱动器驱动存储器选择线的方法的流程图。

具体实施方式

在下述详细说明中，通过举例的方式阐述了很多具体的细节，从而提供对相关教导的彻底理解。但是，对于本领域技术人员而言，显然可以在无需这样的细节的情况下实践本教导。在其他情况下，在没有细节的相对较高的层次上描述了公知的方法、过程和部件，以避免对本构思的各个方面造成不必要的混淆。在对所主张保护的主题的各个实施例的描述当中采用了很多描述性术语和短语。这些描述性术语和短语用于传达本领域技术人员基本一致认可的含义，除非在说明书中给出了不同的定义。

图1是具有存储器阵列110、选择驱动器122和取消选择驱动器124的实施例的存储器电路100的电路图。存储器阵列110可以包括存储器单元111的阵列。可以采用任何类型的存储器技术，其包括但不限于动态随机存取存储器（DRAM）、闪速存储器、相变存储器（PCM）、忆阻器存储器、或者其他类型的存储器。尽管图1示出了16个存储器单元111的4×4阵列，但是存储器阵列110可以含有任何数量的存储器单元111，而且可以不具有相同数量的行与列。存储器阵列110通常至少可以含有数百万计的存储器单元111。存储器阵列110可以具有大量选择线，所述选择线可以沿两个方向与存储器阵列110相交。可以将所述选择线称为行选择线或字线120、以及列选择线或位线112，但是也可以采用其他名称。可以将存储器阵列110中的相应存储器单元111耦合至一条字线120和一条位线112。通过在字线和位线上施加选择电压，可以访问耦合至这两条线的存储器单元111，从而对所述存储器单元111进行读取或写入。针对所述选择线的确切电压和时序可能根据所采用的存储器技术而变化，一些存储器技术可以采用额外的线来访问个体存储器单元111或者一组存储器单元111。

可以通过存储器电路100接收地址90，并将其分发给列电路113和行电路130、140，从而对其进行解码。在一个或多个实施例中，可以通过各种方式对地址90的段进行解码。尽管在文中详细讨论了行电路，但是可以采用类似的实施例或者采用不同的技术实现列电路113。