[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置，特别是涉及CoC(Chip on Chip)型的半导体装置。

背景技术

在半导体装置中，除了实现小型化以及轻薄化，同时实现高性能化的必要性在不断提高。作为其事例，经由凸起等的接合构件将芯片的功能面彼此接合的CoC型的半导体装置正广泛普及。在CoC型的半导体装置的情况下，能实现上下芯片间的信号控制的高速化、以及由不同种类工艺构成的芯片彼此的组合，半导体装置的通用性得到提高。

专利文献1记载了CoC型的半导体装置。

专利文献1记载的以往的半导体装置具有母基板、在母基板之上配置的第1芯片和在第1芯片之上配置的第2芯片。

第1芯片与第2芯片经由焊锡凸起连接。第2芯片(上侧的芯片)的尺寸比第1芯片(下侧的芯片)的尺寸大，第2芯片的周边部与第1芯片的侧面相比进一步向侧方突出。突出的第2芯片的周边部经由焊锡电极而与母基板连接。

第1芯片的功能经由将第1芯片与第2芯片连接的焊锡凸起、第2芯片内的布线、以及将第2芯片与母基板连接的焊锡电极，被引出到母基板。第2芯片的功能经由将第2芯片与母基板连接的焊锡电极，被引出到母基板。

在先技术文献

专利文献

专利文献1：特开2004-146728号公报

发明内容

发明要解决的课题

然而，在以往的半导体装置中存在以下问题。

在以往的半导体装置中，第1芯片的功能以及第2芯片的功能双方经由焊锡电极被引出到母基板。

然而，母基板的布线资源少，布线自由度小。因此，存在如下问题：在母基板上无法形成与被引出的第1芯片的功能以及第2芯片的功能双方对应的足够的布线，半导体装置的性能降低。

鉴于上述，本发明的目的在于，在CoC型的半导体装置中，通过增加引出半导体芯片的功能的布线资源，来提高半导体装置的性能。

用于解决课题的手段

为了达到上述目的，本发明所涉及的半导体装置，其特征在于具备：第1半导体芯片；第2半导体芯片，其上表面与第1半导体芯片的上表面相向配置，比第1半导体芯片的尺寸小；扩展部，其从第2半导体芯片的侧面朝向外侧而形成；和布线基板，其上表面与第1半导体芯片的上表面相向配置，并且上表面与第2半导体芯片的下表面相向配置，半导体装置还具备第1布线，该第1布线形成在第2半导体芯片的下表面以及扩展部的下表面上，并与布线基板连接。

发明效果

根据本发明，在CoC型的半导体装置中，由于引出半导体芯片功能的布线资源增加，所以能提高半导体装置的性能。

附图说明

图1是示意性表示本发明的第1实施方式所涉及的半导体装置的构成的剖面图。

图2是示意性表示本发明的第1实施方式的变形例1所涉及的半导体装置的构成的剖面图。

图3是示意性表示本发明的第1实施方式的变形例2所涉及的半导体装置的构成的剖面图。

图4是示意性表示本发明的第1实施方式的变形例3所涉及的半导体装置的构成的剖面图。

图5是示意性表示本发明的第2实施方式所涉及的半导体装置的构成的剖面图。

图6是示意性表示本发明的第3实施方式所涉及的半导体装置的构成的剖面图。

图7是示意性表示本发明的第3实施方式的变形例1所涉及的半导体装置的构成的剖面图。

图8是示意性表示本发明的第3实施方式的变形例2所涉及的半导体装置的构成的剖面图。

图9是示意性表示本发明的第1实施方式所涉及的半导体装置的制造工序的一个例子的剖面图。

图10是示意性表示本发明的第1实施方式所涉及的半导体装置的制造工序的一个例子的剖面图。

图11是示意性表示本发明的第1实施方式所涉及的半导体装置的制造工序的一个例子的剖面图。

图12是示意性表示本发明的第1实施方式所涉及的半导体装置的制造工序的一个例子的剖面图。

具体实施方式

利用附图对本发明所涉及的半导体装置进行说明。对在全部的附图中共用的构成要素标记相同的附图标记，并适当地省略说明。

(第1实施方式)

图1是示意性表示本实施方式所涉及的半导体装置100的一部分构成的剖面图。