[发明专利]半导体装置

说明书

技术领域

本说明书记载的技术，涉及基板上的布线以及半导体封装，更详细地，涉及具有跨相互不同的基材上形成的布线的半导体装置。

背景技术

在半导体封装的领域，伴随着形成于半导体芯片上的晶体管的微细化的进展，半导体芯片的面积不断变小。另外，由于便携电话等搭载了半导体封装的设备的小型化，对半导体封装的进一步的小型化的要求不断提高。

应对该要求，开发了能在较小地保持半导体封装大小的情况下安装在印刷基板上的晶片级封装(wafer level package，WLP)或晶片级芯片尺寸封装(wafer level chip size package，WL-CSP)。WLP是晶片状态下在半导体芯片上设置所谓的再布线层，在该再布线层的电极上搭载焊料球后进行单片化，由此来制作的半导体封装。根据WLP，能使半导体封装的尺寸与半导体芯片为大致相同尺寸。

但是，伴随对半导体芯片所谋求的功能的高度化，搭载于半导体封装的输入输出端子数增大，会发生不能在小面积的WLP搭载全部端子这样的不良状况。

应对该不良状况，提出扇出WLP(fan out WLP)。该扇出WLP是如下的半导体封装：在半导体芯片的周边以环氧树脂等材料来设置扩展部分，从半导体芯片上的电极起在扩展部分实施再布线，在扩展部分也搭载焊料球，由此来确保需要的端子数。

在扇出WLP中，跨形成半导体芯片的主面和环氧树脂体的主面的边界线来设置布线。除此以外，在将半导体芯片埋入形成于玻璃环氧树脂基板的凹部的类型的半导体封装中，跨半导体芯片的主面和印刷基板的主面的边界线来设置布线。

在专利文献1中记载了具有跨相互不同的2个基材而设的布线的封装。

图10是专利文献1记载的表示现有的半导体装置的构成的立体图。如图10所示，现有的半导体装置通过在电路基板101上倒装接合半导体芯片106而形成。

在电路基板101的一面形成电路部103，在半导体芯片106的一面设置芯片接合部107。在电路基板101的一面上设置与电路部103电连接的布线102、104a以及接合布线部104。接合布线部104设于低电介质材料105上。

半导体芯片106，按照让形成电路基板101的电路部103的面和半导体芯片106的电路形成面对置的方式，接合在电路基板101上。此时，接合布线部104与芯片接合部107重合地将半导体芯片106搭载在电路基板101上。

先行技术文献

专利文献

专利文献1：JP特开2000-183231号公报

发明的概要

发明要解决的课题

在半导体封装、或施予了布线的基板作为实际的产品使用的情况下，由于加热以及冷却而受到反复温度变化。构成半导体装置的各材料对热有固有的线膨胀系数(CTE)。在此，所谓线膨胀系数是指每单位温度的长度方向的膨胀量。

在半导体装置产生温度变化的情况下，由于在CTE不同的材料(例如图10所示的电路基板101和低电介质材料105)中膨胀、收缩的量不同，因此，在CTE不同材料彼此相接的边界面发生应变。为此，在CTE相异的材料所构成的基材上跨两者的边界来设置布线的情况下，在受到温度变化时，由于产生在边界面的应变而在布线部发生应力。然后，由于半导体装置受到反复温度变化而在布线积蓄应变，最终有可能导致该布线断裂。

发明内容

本发明目的在于，在相互不同的基材上跨两者的边界形成布线的情况下，能降低布线断裂的可能性。

用于解决课题的手段

为了解决所述课题，在本发明所涉及的半导体装置中，使跨相互线膨胀系数(CTE)不同的基材上而形成的布线中的设于两基材的边界部分上的部分的截面积较大，从而提升在基材的边界区域上产生的应变。

即，本发明的一例所涉及的半导体装置具备：第1基材，其具有形成了电路的第1面；第2基材，其具有朝向与所述第1面相同的方向并与所述第1面相邻的第2面，CTE与所述第1基材不同，与所述第1基材相接；和第1布线，其在所述第1面上以及所述第2面上跨俯视观察下所述第1基材与所述第2基材的第1边界线而设，与形成于所述第1面的电路连接。进而，在所述第1边界线上的所述第1布线的截面积大于所述第1布线中的设于所述第1面上的部分的至少一部分的布线宽度方向截面的面积、或所述第1布线中的设于所述第2面上的部分的至少一部分的布线宽度方向截面的面积。