[发明专利]用于制作高密度集成电路器件的方法

说明书

技术领域

本发明涉及集成电路制作，并且更具体地涉及制作高密度集成电路器件的方法。

背景技术

光刻工艺可以用来在半导体晶片上形成各种类型的集成电路结构。在光刻中，通常曝光掩模图案（或者刻线）以向用光敏材料（诸如光阻剂）涂覆的晶片上投射图像来创建这些结构的特征。在曝光之后，然后可以通过蚀刻向下面的层（例如金属、多晶硅等）传送在光阻剂中形成的图案以创建希望的特征。

与制造具有很小特征的器件关联的一个问题因由光刻工艺引入的线宽变化（或者关键尺度CD）而出现。具体而言，抗蚀剂材料性质、工艺条件和其它因素可能引起图案化的抗蚀剂线的宽度和间距随着它的长度随机变化。沿着仅一边的变化称为线边缘粗糙度（LER）。

在典型光刻图案化工艺中，一系列平行抗蚀剂线作为蚀刻掩模用来在下面的层中创建对应系列的平行材料线。在这样的情况下，将向下面的层中的平行线的关键尺度传送图案化的平行抗蚀剂线的随机变化。随着工艺技术继续缩减，这一随机变化变成平行材料线的关键尺度的更大百分比，这可能造成利用这些材料线实施的器件（诸如晶体管）中的显著性能可变性。

此外，这样的工艺将造成在相邻平行抗蚀剂线之间的间距随机、不均匀变化，这又传送到在相邻材料线之间的间距。这一不均匀间距引入在制造期间在给定的材料线的任一侧上引起的热应力变化，这可能造成可靠性问题并且减少产量。例如一种典型制作技术包括在硅线之间形成绝缘体材料的浅沟槽隔离（STI）。在制作工艺期间，这些结构经历热循环，该热循环引入在硅与相邻STI之间的热机械应力。在给定的材料线的任一侧上的间距差值造成在任一侧上的引起的热应力变化，这可能在制造期间使硅显著变形并且可能使硅掉落。

因而希望提供高密度集成电路器件，这些集成电路器件克服或者减轻光刻工艺引入的关键尺度变化所引起的问题，由此提高这样的器件的性能和制造产量。

发明内容

描述一种具有多个线的集成电路器件，其中线的宽度和在相邻线之间的间距在与由于在制造器件时涉及到的光刻工艺或者其它图案化工艺所致的变化独立的小范围内变化。描述一种用于形成用于线的蚀刻掩模的连续侧壁间隔物形成工艺，这产生以交替方式布置的第一和第二组侧壁间隔物。第一和第二组中的侧壁间隔物源于中间掩模元件（诸如图案化的抗蚀剂元件）的单个侧壁表面。通过在侧壁上重复地沉积具有厚度的保形材料层、然后执行对在侧壁上留下材料的定向蚀刻而在第一和第二组的材料之间交替沉积来形成第一和第二组侧壁间隔物。第一组侧壁间隔物包括可以相对于第二组侧壁间隔物的材料（诸如氮化硅）选择性地蚀刻的材料（诸如氧化硅）。第一和第二组侧壁间隔物之一限定用来在蚀刻工艺期间形成线的蚀刻掩模。由于这一连续侧壁间隔物工艺，线的宽度和在相邻线之间的间距跨越多个线的变化依赖于侧壁间隔物的尺度变化。对侧壁间隔物的这些变化独立于图案化工艺引起的中间掩模元件的侧壁表面的形状变化，并且可以在比该变化少得多的分布内被控制。

本文描述的一种用于制造集成电路器件的方法，包括提供材料层，诸如比如半导体衬底。在材料层上形成第一组侧壁间隔物和第二组侧壁间隔物。以交替方式布置第一组侧壁间隔物和第二组侧壁间隔物，使得第一组中的相邻侧壁间隔物被第二组中的单个侧壁间隔物分离，并且第二组中的相邻侧壁间隔物被第一组中的单个侧壁间隔物分离。然后使用第一和第二组侧壁间隔物之一作为蚀刻掩模来蚀刻材料层，由此在由第一和第二组侧壁间隔物中的另一组限定的位置在材料层中形成多个沟槽。

也可以向技术特定（标准）的单元库中并入本文描述的连续侧壁间隔物形成工艺，用于使用电子设计自动化（EDA）分析工具来实现集成电路。

如本文描述的一种制造品包括机器可读数据存储介质，机器可读数据存储介质存储用于集成电路的设计条目。设计条目包括布图，布图包括将在制作集成电路器件期间在材料层中形成的多个线。设计条目也包括将在制作多个线期间覆盖在中间层上面形成的掩模层。掩模层指定中间掩模元件，中间掩模元件具有用于制作全部多个线的单个边缘。

如本文描述的一种集成电路器件包括以最小间距与第二多个线分离的第一多个线，最小间距是第一多个线中的特定线的宽度的至少两倍。第一多个线中的每个线具有第一线宽度粗糙度和少于第一线宽度粗糙度的第一线边缘粗糙度。第二多个线中的每个线具有第二线宽度粗糙度和少于第二线宽度粗糙度的第二线边缘粗糙度。第一多个线中的所有线具有与第二多个线中的线中的每个线不同的纵向曲率。