[发明专利]半导体芯片的制造方法

说明书

技术领域

本发明涉及将半导体晶片分割后进行单片化的半导体芯片的制造方法。

背景技术

作为将半导体晶片分割后进行单片化的半导体芯片的制造方法，公知有利用切片机(dicer)的刀片以机械的方式分割半导体晶片的方法。例如，在专利文献1中公开了基于DBG(Dicing Before Grinding)方式的机械式切割法。在该专利文献1所公开的DBG方式中，利用刀片从半导体晶片的元件形成面(表面)形成了沟槽后，在表面粘贴保护胶带。接着，对半导体晶片的与表面相反一侧的面(背面)进行研削，直到抵达沟槽处，从而单片化为各个半导体芯片。

但是，使用了切片机的DBG方式中存在以下问题。首先，由于存在刀片的厚度(至少40～50μm左右)带来的制约，故在提高每枚半导体晶片的芯片收获率(yield)方面存在界限。再有，由于在粘贴到很薄的保护胶带的状态下单片化为各个半导体芯片，故相邻的半导体芯片互相干扰而产生角落部(边缘)的缺欠(碎屑，chipping)。进而，在研削了背面之后，需要在单片化后的半导体芯片被粘贴到很薄的保护胶带上的状态下进行处理，因此操作性差。

除了使用切片机的机械式切割法以外，还公知利用等离子体蚀刻来分割半导体晶片而进行单片化的半导体芯片的制造方法(等离子体切割法)。作为等离子体切割法，在专利文献2中公开了：在用于薄厚化的研削之后，在半导体晶片的背面形成抗蚀剂图案，从背面侧开始进行等离子体蚀刻，由此将半导体晶片分割而进行单片化。再有，在专利文献3中公开了：执行在表面侧形成抗蚀剂图案并进行等离子体蚀刻的工序和在背面侧形成抗蚀剂图案并进行等离子体蚀刻的工序双方、即从两面进行等离子体蚀刻，由此分割半导体晶片并进行单片化。

另外，在专利文献4中公开了：以覆盖元件形成区域的方式在表面上形成抗蚀剂图案，并且在背面粘贴了保护胶带之后，利用切片机从表面侧分割半导体晶片并进行单片化，进而在自表面侧开始的等离子体处理中进行由切片机带来的切断面的改性。

在先技术文献

专利文献

专利文献1：JP特开2000-100588号公报(图3)

专利文献2：JP特开2004-172364号公报(图5)

专利文献3：JP特开2004-95952号公报(图3～6)

专利文献4：JP特开平7-201784号公报(图1、2)

发明内容

-发明所要解决的课题-

在将半导体晶片分割并进行单片化的半导体芯片的制造方法中，除了前述的每枚半导体晶片的芯片收获率、碎屑的减少及操作性以外，还有以下各种要求：保护胶带的粘贴次数少；用于形成抗蚀剂图案的照相平版印刷加工的次数少。但是，在利用前述公知的DBG方式或各种等离子体切割法的半导体芯片的制造方法中，无法全部满足这些要求。

本发明的课题在于，提供一种包括每枚半导体晶片的芯片收获率、碎屑的减少及操作性在内的各种特性优越的半导体芯片的制造方法。

-用于解决课题的手段-

本发明提供一种半导体芯片的制造方法，将具备形成有多个半导体元件部的第1面及与该第1面相反一侧的第2面的半导体晶片按每个所述半导体元件部进行分割，来制造半导体芯片，其中多个所述半导体元件部在绝缘膜上是由分割区域划分开的，其中，该制造方法包括：在所述第1面上形成覆盖所述半导体元件部但使所述分割区域露出的掩模的工序；通过自所述第1面照射等离子体来除去从所述掩模露出的所述分割区域的所述绝缘膜的第1等离子体切割工序；在所述第1等离子体切割工序后将保护胶带粘贴到所述第1面上的工序；在粘贴了所述保护胶带之后，对所述第2面进行研削，对所述半导体晶片进行薄厚处理的工序；在所述研削之后在所述第2面上粘贴带框架的保持胶带的工序；在粘贴了所述保持胶带后，从所述第1面剥离并除去所述保护胶带的工序；在剥离了所述保护胶带后，通过从所述第1面照射等离子体而除去所述半导体晶片中从所述掩模露出的所述分割区域的部分，按每个所述半导体元件部将所述半导体晶片分割成多个半导体芯片的第2等离子体切割工序；以及在所述第2等离子体切割工序后除去所述掩模的工序。