[发明专利]用于减轻半导体管芯中应力的布线层有效

专利信息
申请号: 201280019784.1 申请日: 2012-04-23
公开(公告)号: CN103563067B 公开(公告)日: 2017-05-17
发明(设计)人: 罗登·托帕奇奥;加布里埃尔·翁 申请(专利权)人: ATI科技无限责任公司
主分类号: H01L21/71 分类号: H01L21/71;H01L23/488
代理公司: 上海胜康律师事务所31263 代理人: 李献忠
地址: 加拿大*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 用于 减轻 半导体 管芯 应力 布线
【说明书】:

相关申请案

本申请是2009年10月23日提交的美国专利申请序列号12/604,584的部分继续,所述申请的内容在此以引入方式并入本文。

技术领域

本发明大体上涉及半导体方块,且更具体说来涉及用于半导体管芯的布线层设计。

发明背景

现代半导体封装是通过在半导体晶片上形成多个集成电路来制造的。晶片通常被切成小块-切割成单个的块-每个小块称为管芯。每个管芯包括一个表面上的一个或更多个集成电路。这个表面(通常称为“活性表面”)包括称为输入/输出(I/O)焊盘的多个信号接口触点。

管芯通常使用包括适于附接到外部电路板上的焊球的载体基板来封装。载体基板通常包括核心和在核心的任一侧上形成的一个或更多个堆积层。每个堆积层具有在介电材料层上形成的金属化或迹线。载体基板包括用于与管芯的I/O焊盘电互连的接合焊盘。基板上的迹线用以把个别接合焊盘与它们对应的焊球互连。

可使用各种接合技术来在管芯上的I/O焊盘和基板上的接合焊盘之间形成可靠的电连接。两种最流行的技术是引线接合和倒装芯片组装。

在引线接合中,管芯放置在载体基板上,其中它的活性表面背对载体基板。引线然后一端接合到管芯上的I/O焊盘,而另一端接合到基板上的对应的接合焊盘。

然而,在倒装芯片组装中,当附接管芯时,管芯的活性表面朝向载体基板。称为焊料凸块的少量焊料在附接之前沉积到每个I/O焊盘上。然后熔融焊料凸块以把管芯上的每个I/O焊盘与基板上的对应的接合焊盘互连。

管芯上的I/O焊盘可放置在管芯的活性表面上任何位置。例如,在一些方块中,I/O焊盘可分布在整个活性表面上,而在其它方块中,I/O焊盘可限于靠近管芯的外围边界。在任一状况下,管芯上的I/O焊盘通常不与它们最终附接到的基板上的接合焊盘对齐。如在倒装芯片组装期间所需要地,I/O焊盘也可彼此太接近以允许适当的焊料凸块形成。因此,把这些原始I/O焊盘重新分布到更适于焊料凸块形成的新的焊盘位置(称为凸块焊盘)常常是有利的。凸块焊盘然后可与基板上的接合焊盘对齐并使用焊料凸块来附接。为了把原始I/O焊盘重新分布到适于倒装芯片接合的新的凸块焊盘位置,布线层或重新分布层(RDL)通常在硅晶片上形成或者在个别管芯上的活性表面上形成。

布线层通常在薄介电层上形成,在所述薄介电层上形成导电迹线以把每个I/O焊盘与对应的凸块焊盘互连。迹线与管芯的下层被介电材料隔离,除了它们互连的I/O焊盘处。布线层允许I/O驱动器放置在管芯中任何位置,而不需要考虑基板接合焊盘的位置。I/O驱动器因此可自由放置在管芯中,因为重新分布层将使它凸块焊盘上形成的焊料凸块与基板上的接合焊盘对齐。布线层的使用也简化了基板的形成,且常产生较少堆积层,从而降低了成本。

布线层可取决于布线需要而包括多个介电材料层和相关迹线。常在顶部布线层上形成钝化层,以保护金属迹线不暴露于空气。钝化层中的开口暴露凸块焊盘。

凸块下金属化(UBM)通常在暴露的凸块焊盘上形成,以提供低电阻电连接到焊料凸块,从而附接到基板。焊料凸块通常例如通过沉积焊膏来在凸块焊盘的UBM上形成。

在倒装芯片连接期间,重新分布的凸块焊盘上形成的焊料凸块与基板中对应的接合焊盘对齐,然后回流或熔融以形成可靠电和机械触点。

在半导体管芯附接到基板之后,它的焊料凸块在操作期间常经受机械和热应力。每个凸块焊盘有助于吸收否则将影响布线层中下面的介电层的一些应力。为了缓冲来自焊料凸块的所述应力,每个凸块焊盘常制成至少与它对应的UBM一样大(常实质大于它对应的UBM)。

然而,这是不利的,因为较大凸块焊盘减小了可用于在布线层中布线导电迹线的区域,从而导致可潜在危及信号完整性的迹线和凸块焊盘的密集的设置。另外,必须在大凸块焊盘周围布线的迹线可能需要更长,从而增大了它们的电阻和电容。迹线上增大的电阻和电容常导致功率迹线中的电压降和信号迹线较长的传播延迟。另外,较新、较小的方块常需要小得多的凸块焊盘来增大它们布线需要的可用区域,且常使用脆性介电材料。

一种用于减小凸块焊盘尺寸的已知方法是在小凸块焊盘顶部形成的大UBM之间使用聚酰亚胺,以助于减轻可影响管芯的介电层的应力。然而,不幸的是,这增大了封装成本且可能不能与脆性介电层工作良好。

因此,需要允许增大迹线的数量而不会危及信号完整性并保护介电层免受热和机械应力影响的半导体管芯。

发明概要

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ATI科技无限责任公司,未经ATI科技无限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201280019784.1/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top