[发明专利]具有误差校正的流水线ADC

说明书

发明背景

流水线模拟数字转换器（ADC）代表一种流行的ADC架构。图1描绘了配置以将模拟输入信号AIN转换成数字输出信号DOUT的典型流水线ADC20的实施方案，流水线ADC20包括多个流水线级24，每个级24接收个别模拟输入信号AI并产生个别数字输出信号DO、模拟输出信号AO、模拟残留信号AR和放大的模拟残留信号AAR，所述放大的模拟残留信号AAR被转换成对应的数字化的残留DR。每个级可包括产生数字输出DO的ADC支电路28、产生模拟输出AO的数字模拟转换器（DAC）32，和产生模拟残留AR和放大的模拟残留AAR的累积电路36和放大器电路40。每个级24的数字输出DO代表级24接收的模拟输入AI的预定位宽度的数字化。模拟输出AO代表级24的数字输出DO转换回模拟形式。模拟残留AR是状态24的模拟输入AI减去模拟输出AO，且代表级24接收的模拟输入AI的未转换的余数。返回到给定级24的数字化的残留DR代表后续级24对模拟残留AR的数字化。

在操作中，流水线ADC20通过以下步骤来转换传递到第一级24的总模拟输入AIN：使每个级24的模拟输入AI相继依次接近所述级24的预定位宽度，然后产生并放大代表所述级24的模拟输入AI的未转换余数的模拟残留AR，并且使放大的残留AAR通过下一级24并重复这个过程。最终，ADC20可通过组合个别级24中每一个产生的数字输出DO来转换原始模拟输入AIN（这可由延迟和组合电路44执行），以将对应的数字化的残留DR相继构建成总数字输出DOUT。在实施方案中，个别流水线级24之间的数字输出DO的重叠可用以改善总流水线ADC20的精确度。

然而，图1描绘的流水线ADC架构20存在问题。产生放大的模拟残留AAR的不精确性可限制ADC20总体操作的精确度，因为后来的流水线级24将因此转换不精确的余数。这可用减小的ADC性能参数（例如SNR、线性度等）来显示。可减小产生放大的模拟残留AAR的精确度的两个机制包括放大模拟残留AR的放大器40中的增益误差和从数字输出DO产生模拟输出AO的DAC32中的分量值不匹配。首先，关于增益误差，放大器电路40将模拟残留AR放大了预定增益以利用更多全尺度的后续流水线级24的输入。然而，放大器电路40的预定增益中的误差将错误的放大的残留AAR发送到后续流水线级24。第二，关于DAC不匹配误差，DAC32从数字输出DO产生模拟输出AO，并且模拟输出AO进而用以产生模拟残留AR。然而，许多DAC32利用电容器或电阻阵列或其它组件装置，具有预定分量值关系和如可由制造不精确产生的这些预定值关系的偏差的所述其它组件装置的组成组件可减小产生模拟输出AO和最终模拟残留AR的精确度。

大型电容器和高功率放大器有时用以缓解这些问题。然而，这些方法可不理想地消耗芯片面积和电源，并且甚至不可修复所有上述误差。因此，需要具有校正例如残留放大器增益误差和DAC分量值不匹配误差的误差的机制的流水线ADC架构，而不多余地引入占空间或过度复杂或耗电的电路。

附图简述

为了能够理解本发明的特征，下文描绘了许多附图。然而，附图只图示了本发明的特定实施方案，且因此不被认为是对本发明范围的限制，因为本发明可涵盖其它等效实施方案。

图1是描绘流水线ADC电路的实施方案的电路示意图。

图2是描绘另一流水线ADC电路的实施方案的电路示意图。

图3是描绘图2中示出的流水线ADC电路的实施方案的电路示意图。

图4是描绘图2和3的流水线ADC电路的实施方案的电路示意图，更详细地示出了流水线ADC电路的某些部分。

图5是描绘图2-4中描绘的流水线ADC电路的更新和存储电路的实施方案的电路示意图。

图6是描绘图2-4中描绘的流水线ADC电路的注入流水线级的实施方案的电路示意图。

图7是描绘校准产生残留放大器增益误差的注入流水线级的方法的实施方案的流程图。

图8是描绘校准产生DAC分量值不匹配误差的注入流水线级的方法的实施方案的流程图。

图9是描绘图2-4中描绘的流水线ADC电路的系数估计电路的实施方案的电路示意图。

图10是描绘图6中描绘的注入流水线级的映射电路的实施方案的电路示意图。

图11是描绘图2-4中描绘的流水线ADC电路的注入流水线级的另一实施方案的电路示意图。