[发明专利]具有误差校正的流水线ADC

权利要求书

1.一种流水线模拟数字转换器（ADC）电路，其包括：

流水线级，其具有ADC来将模拟输入转换成预定位宽度的数字输出，第一多个数字模拟转换器（DAC）数量足以产生对应于所述数字输出的模拟输出，且第二多个DAC被配置以使得它们的输出添加到所述模拟输出，其中所述第一流水线级从所述模拟输出产生放大的模拟残留；

后续流水线部分，其将所述放大的模拟残留转换成至少一个第二数字输出和数字化的残留；

映射电路，其选择性地交换所述第一多个DAC中选定的一个和所述第二多个DAC中的一个的输入；

校准信号电路，其向所述第一多个DAC中所述选定的一个DAC和所述第二多个DAC中的另一个DAC的输入提供第一校准信号和第二校准信号，其中所述第一校准信号和第二校准信号彼此相关，但与所述流水线级的所述模拟输入和数字输出不相关，且对以下至少一个具有不同的影响：所述放大模拟残留或所述数字化的残留；和

校正电路，其校正所述流水线级的所述数字输出的电路路径误差，所述电路路径误差包括电路路径中的增益误差和分量值不匹配误差，所述电路路径包括所述第一多个DAC和第二多个DAC，所述校正基于所述校准信号与以下至少一个的相关性结果：所述至少一个第二数字输出或所述数字化的残留。

2.如权利要求1所述的流水线ADC电路，其中在穿过所述第一多个DAC中所述选定的一个DAC和所述第二多个DAC中另一个DAC之后，所述第一校准信号和第二校准信号对所述放大的模拟残留和所述数字化的残留中至少一个的所述影响彼此至少部分偏移。

3.如权利要求1所述的流水线ADC电路，其中在穿过所述第二多个DAC之后，所述第一校准信号和第二校准信号对所述放大的模拟残留和所述数字化的残留中至少一个的所述影响彼此至少部分偏移。

4.如权利要求1所述的流水线ADC电路，其还包括执行所述相关性并基于所述相关性来计算至少一个第一误差校正系数以校正包括所述第一多个DAC中的至少一个DAC的至少一个电路路径中的误差的系数估计电路。

5.如权利要求4所述的流水线ADC电路，其中所述系数估计电路执行所述相关性，以基于所述相关性来计算至少一个第二误差校正系数，从而校正包括所述第二多个DAC中的至少一个DAC的至少一个电路路径中的误差。

6.如权利要求1所述的流水线ADC电路，其中所述校正电路通过执行数字信号操作来校正所述流水线级的所述数字输出。

7.如权利要求1所述的流水线ADC电路，其中所述校正电路通过执行模拟信号操作来校正所述流水线级的所述数字输出。

8.如权利要求1所述的流水线ADC电路，其中在操作所述流水线级以将所述模拟输入转换成所述数字输出期间，在后台模式下，所述映射电路选择性地交换所述第一多个DAC中选定的一个和所述第二多个DAC中一个的输入，并且所述校正电路校正所述流水线级的所述数字输出。

9.如权利要求1所述的流水线ADC电路，其中不在操作所述流水线级以将所述模拟输入转换成所述数字输出期间，在前台模式下，所述映射电路选择性地交换所述第一多个DAC中选定的一个和所述第二多个DAC中一个的输入，并且所述校正电路校正所述流水线级的所述数字输出。

10.如权利要求1所述的流水线ADC电路，其中在操作所述流水线级以将所述模拟输入转换成所述数字输出期间，在后台模式下，所述校正电路校正包括所述第二多个DAC中的至少一个DAC的至少一个电路路径中的误差。

11.如权利要求1所述的流水线ADC电路，其中不在操作所述流水线状态以将所述模拟输入转换成所述数字输出期间，在前台模式下，所述校正电路校正包括所述第二多个DAC中的至少一个DAC的至少一个电路路径中的误差。

12.如权利要求1所述的流水线ADC电路，其中所述第一校准信号和第二校准信号具有包括以下至少一个的特性：是伪随机噪声信号，或是零平均信号。

13.如权利要求1所述的流水线ADC电路，其中所述第二多个DAC中的至少一个被配置来输出第二最大模拟输出信号幅度，并且所述第一多个DAC中的每一个配置以输出第一最大模拟输出信号幅度，其中所述第一最大模拟输出信号幅度大于所述第二最大模拟输出信号幅度。