[发明专利]半导体装置及其制造方法

权利要求书

1.一种半导体装置，包括：

第一导电型的半导体基板，具有主表面；

第一导电型的第一杂质区域，从所述半导体基板的所述主表面到预定的深度形成，且具有第一杂质浓度；

第二导电型的第二杂质区域，以由所述第一杂质区域从侧方和下方包围的方式从所述第一杂质区域的表面到预定的深度形成，且具有第二杂质浓度；

第二导电型的第三杂质区域，以由所述第二杂质区域从侧方和下方包围的方式从所述第二杂质区域的表面到预定的深度形成，且具有比所述第二杂质浓度高的第三杂质浓度；

第一导电型的第四杂质区域，以由所述第一杂质区域从侧方和下方包围的方式从所述第一杂质区域的表面到预定的深度形成而直接接触到所述第一杂质区域，且具有比所述第一杂质浓度高的第四杂质浓度；

第二导电型的第五杂质区域，与所述第一杂质区域隔着距离而从所述半导体基板的所述主表面到预定的深度形成；以及

电极部，在由所述第二杂质区域和所述第五杂质区域夹持的区域的上方形成，

形成多个所述第四杂质区域，

多个所述第四杂质区域沿着与电流的方向交叉的方向隔着间隔而配置，该电流通过所述电极部被施加预定的电压而在所述第二杂质区域和所述第五杂质区域之间流过。

2.如权利要求1所述的半导体装置，其中，

形成多个所述第三杂质区域，

多个所述第三杂质区域和多个所述第四杂质区域沿着与所述电流的方向交叉的方向交替地配置，

所述第二杂质区域以从所述第三杂质区域的正下方的区域到所述第四杂质区域的侧方的区域延伸的方式形成。

3.如权利要求1所述的半导体装置，其中，

所述第三杂质区域按照以平面方式包围隔着间隔而配置的所述第四杂质区域的方式形成。

4.如权利要求1所述的半导体装置，其中，

所述第二杂质区域以将所述第四杂质区域从侧方和下方包围的方式形成，

所述第四杂质区域包括：

贯通所述第二杂质区域而到达所述第一杂质区域的第一导电型的突出部。

5.如权利要求1所述的半导体装置，包括：

第二导电型的第六杂质区域，以将所述第一杂质区域以及所述第五杂质区域从侧方和下方包围的方式从所述半导体基板的所述主表面到预定的深度形成。

6.一种半导体装置，包括：

第一导电型的半导体基板，具有主表面；

第一导电型的第一杂质区域，从所述半导体基板的所述主表面到预定的深度形成，且具有第一杂质浓度；

第二导电型的第二杂质区域，以由所述第一杂质区域从侧方和下方包围的方式从所述第一杂质区域的表面到预定的深度形成，且具有第二杂质浓度；

第二导电型的第三杂质区域，以由所述第二杂质区域从侧方和下方包围的方式从所述第二杂质区域的表面到预定的深度形成而直接接触到所述第一杂质区域，且具有比所述第二杂质浓度高的第三杂质浓度；

第一导电型的第四杂质区域，以由所述第一杂质区域从侧方和下方包围的方式从所述第一杂质区域的表面到预定的深度形成，且具有比所述第一杂质浓度高的第四杂质浓度；

分离区域，在所述第三杂质区域与所述第四杂质区域之间形成，将所述第三杂质区域与所述第四杂质区域进行电分离；

第二导电型的第五杂质区域，与所述第一杂质区域隔着距离而从所述半导体基板的所述主表面到预定的深度形成；以及

电极部，在由所述第二杂质区域和所述第五杂质区域夹持的区域的上方形成。

7.如权利要求6所述的半导体装置，包括：

第二导电型的第六杂质区域，以将所述第一杂质区域以及所述第五杂质区域从侧方和下方包围的方式从所述半导体基板的所述主表面到预定的深度形成。