[发明专利]可配置存储器阵列

说明书

技术领域

所揭示的实施例涉及例如自旋转移力矩磁阻随机存取存储器(STT-MRAM)阵列等非易失性存储器，以及配置所述非易失性存储器以在例如高性能模式和高密度模式等不同模式中操作的技术。

背景技术

磁阻随机存取存储器(MRAM)是使用磁性元件的非易失性存储器技术。举例来说，自旋转移力矩磁阻随机存取存储器(STT-MRAM)使用当电子穿过薄膜(自旋过滤器)时变得自旋极化的电子。STT-MRAM也称为自旋转移力矩RAM(STT-RAM)、自旋力矩转移磁化切换RAM(Spin-RAM)和自旋动量转移(SMT-RAM)。

图1说明常规STT-MRAM位单元100。STT-MRAM位单元100包含磁性隧道结(MTJ)存储元件105、MOS晶体管101、位线102、源极线104和字线103。MTJ存储元件例如由至少两个铁磁层(钉扎层和自由层)形成，其每一者可保持磁场或极化，由薄非磁性绝缘层(隧穿势垒)分离。来自所述两个铁磁层的电子可在施加到铁磁层的偏压下归因于隧穿效应而穿透隧穿势垒。

自由层的磁极化可反向，使得钉扎层和自由层的极性大体对准(平行)或相反(反平行)。穿过所述MTJ的电路径的电阻将视所述钉扎层和自由层的极化的对准而变化。此电阻变化可用于读取STT-MRAM位单元100。STT-MRAM位单元100还包含读出放大器108、读取/写入电路106和位线参考107。STT-MRAM位单元100的操作和构造是此项技术中已知的且本文将不详细论述。例如M.细见(M.Hosomi)等人的“具有自旋转移力矩磁化切换的新颖的非易失性存储器：自旋RAM(A Novel Nonvolatile Memory withSpin Transfer Torque Magnetization Switching:Spin-RAM)”，IEDM会议辑录(2005))中提供了额外细节，其全部内容以引用的方式并入本文中。

STT-MRAM位单元100可经编程使得二进制值“0”与其中自由层的极性平行于钉扎层的极性的操作状态相关联。对应地，二进制值“1”可与两个铁磁层之间的反平行定向相关联。因此可通过改变自由层的极性而将二进制值写入到位单元。需要在隧穿势垒上流动的电子产生的足够的电流密度(通常以安培/平方厘米测量)来改变自由层的极性。电流到MTJ存储元件105的供应由MOS晶体管101控制。减小穿过MOS晶体管101的电阻路径有助于增加供应到MTJ存储元件105的电流，这样会使得性能提高。

然而，用以制造低电阻MOS晶体管的技术可涉及增加MOS晶体管的面积。STT-MRAM位单元100的面积很大程度上取决于MOS晶体管101的面积，因为MTJ存储元件105的面积相比而言非常小。因此，增加MOS晶体管101的面积导致STT-MRAM位单元100的面积对应增加，这又导致由STT-MRAM位单元形成的存储器阵列的每单位面积的STT-MRAM位单元100的数目较少。

因此，MOS晶体管的面积是STT-MRAM阵列的设计和开发过程中的重要参数。高密度STT-MRAM架构可在性能方面妥协以通过减小MOS晶体管101的面积而在每单位面积上填充较多STT-MRAM位单元100。

另一方面，需要到MTJ存储元件105的较大电流供应的高性能架构可通过增加MOS晶体管101的面积而在密度方面妥协。或者，存储器阵列可经设计使得STT-MRAM位单元可包含并联连接的多个MOS晶体管，从而驱动单一MTJ存储元件。此类“n”个晶体管驱动1个MTJ存储元件的布置通常称为“nT-1MTJ”架构。

在此类存储器阵列的初始开发阶段期间难以精确地控制晶体管的大小。此外，测试芯片可能需要不同制造数据库来测试针对高性能设计的存储器架构，以及针对高密度设计的存储器架构。更特定来说，常规技术需要针对具有单一MOS晶体管101和单一MTJ存储元件105(1T-1MTJ)的高密度STT-MRAM位单元以及具有nT-1MTJ架构的高性能STT-MRAM位单元的不同数据库。

发明内容

示范性实施例可包含一种存储器阵列，所述存储器阵列包括：安置成列的多个位线和多个源极线；安置成行的多个字线；多个存储元件，所述多个存储元件具有从所述存储器阵列电解耦的存储元件的第一子集和耦合到所述存储器阵列的存储元件的第二子集；以及多个位单元，每一位单元包含耦合到至少两个晶体管的来自存储元件的所述第二子集的一个存储元件，其中所述多个位单元耦合到所述多个位线和所述多个源极线，且其中每一晶体管耦合到一个字线。