[发明专利]SNR改善电路、同步信息检测电路、通信装置、SNR改善方法以及同步信息检测方法

说明书

技术领域

本发明涉及SNR(信噪比：Signal to Noise Ratio)改善电路、同步信息检测电路、通信装置、SNR改善方法以及同步信息检测方法。

背景技术

一般而言，在分组(packet)方式的通信中，接收端装置未掌握发送端装置何时发送分组，换言之，未掌握分组何时到达接收端装置。因此，接收端装置需要准备分组的到达而待机，从待机中接收的信号中检测分组。另外，为了恰当地进行对接收的分组的各种处理，需要与分组构成同步地进行各种处理。此种同步对每个接收分组进行，换言之，在每次检测分组时进行。

例如在专利文献1中，介绍了OFDM(正交频分复用：Orthogonal Frequency Division Multiplexing)解调器用的符号定时检测电路。

现有技术文献

专利文献

专利文献1：日本特开平11-145931号公报。

发明内容

在分组通信中，接收端装置如果不能够恰当地接收分组，则丢弃该分组，等待接下来到达的分组。因此，若分组的检测率(也称为分组捕获(packet catch)率)低，则通信效率变低，故期待分组捕获率的提高。

尤其在灵敏度低时，换言之在SNR低时，分组捕获率变低。

本发明的目的在于提供在例如适用于通信装置时能够提高分组捕获率的种种技术。

本发明的第一方式所涉及的SNR改善电路是改善输入信号的SNR的SNR改善电路，具备：延迟部，使所述输入信号延迟并产生一个以上的延迟信号；以及加法部，将所述一个以上的延迟信号与延迟前的所述输入信号相加，所述输入信号包含相同信号以既定周期重复既定次数的周期信号，所述延迟部以所述既定周期的α倍(α为自然数，相对于两个以上的延迟信号设定为不同的值)的延迟时间生成所述一个以上的延迟信号。

另外，第二方式所涉及的SNR改善电路是第一方式所涉及的SNR改善电路，还具备：振幅调整部，对延迟前的所述输入信号和所述一个以上的延迟信号中的至少一个信号使振幅为β倍(β为正数，相对于多个信号分别设定的值)，关于所述至少一个信号，所述加法部使用在所述振幅调整部中振幅变为所述β倍以后的信号进行相加，所述β设定为与不具备所述振幅调整部的构成相比能够减轻在所述加法部中的相加结果的衰减(fading)的值。

另外，第三方式所涉及的SNR改善电路是第一方式所涉及的SNR改善电路，其中，所述一个以上的延迟信号为所述α＝1的延迟信号和所述α＝2的延迟信号。另外，第四方式所涉及的SNR改善电路是第二方式所涉及的SNR改善电路，其中，所述一个以上的延迟信号为所述α＝1的延迟信号和所述α＝2的延迟信号。

另外，第五方式所涉及的SNR改善电路是第四方式所涉及的SNR改善电路，其中，在所述振幅调整部中处理的所述至少一个信号为所述α＝1的所述延迟信号，相对于所述α＝1的所述延迟信号设定为所述β＝4。

另外，第六方式所涉及的同步信息检测电路具备：第一至第五方式中的任一个所涉及的SNR改善电路；以及同步信息检测处理电路，根据所述SNR改善电路的所述加法部的相加结果，进行检测对所述输入信号的同步信息的处理。

另外，第七方式所涉及的通信装置是使用在同步报头中具有相同信号以既定周期重复既定次数的周期信号的分组而进行通信的通信装置，具备：第六方式所涉及的同步信息检测电路，所述同步信息检测电路内的所述SNR改善电路，将包含所述分组的接收信号作为所述输入信号而动作，所述同步信息检测电路内的所述同步信息检测处理电路，通过对来自所述SNR改善电路的输出信号进行所述同步信息的检测处理，与所述同步信息的检测定时同步地输出所述分组的同步定时信号。

另外，第八方式所涉及的SNR改善方法是改善输入信号的SNR的SNR改善方法，具备：延迟处理，使所述输入信号延迟并产生一个以上的延迟信号；以及加法处理，将所述一个以上的延迟信号与延迟前的所述输入信号相加，所述输入信号包含相同信号以既定周期重复既定次数的周期信号，在所述延迟处理中，以所述既定周期的α倍(α为自然数，相对于两个以上的延迟信号设定为不同的值)的延迟时间生成所述一个以上的延迟信号。