[发明专利]具有完全硅化的鳍片的鳍片FET结构

说明书

相关申请的交叉引用

本申请与2011年11月27日提交的名称为“FinFET STRUCTURE HAVING FULLY SILICIDED FINS”的美国专利申请13/015,123有关并且要求该专利申请的优先权，该专利申请的公开内容通过引用的方式结合在本申请中。

技术领域

本发明总体上涉及鳍片FET半导体器件，更具体地涉及鳍片FET器件的外部电阻减小。

背景技术

对于与超大规模集成半导体器件相关联的高密度和性能的不断增加的需求，需要诸如栅极长度的设计特征在100纳米（nm）以下、高可靠性和增加的制造吞吐量。设计特征减小到100nm以下对传统方法的极限提出了挑战。

例如，当传统平面金属氧化物半导体场效应晶体管（MOSFET）的栅极长度按比例缩放到100nm以下时，与短沟道效应相关联的问题，诸如源极和漏极之间的过大的漏电流，变得越来越难以克服。此外，迁移率劣化以及一些工艺问题也使得难以按比例缩放常规MOSFET以包含不断减小的器件特征。因此，新器件结构被用来提高FET性能以及允许器件的进一步按比例缩放。

双栅极MOSFET代表了已经被认为是接替现有平面MOSFET的候选结构的新结构。在双栅极MOSFET中，两个栅极被用来控制短沟道效应。鳍片FET是呈现出良好短沟道性能的双栅极结构。鳍片FET包括形成在垂直鳍片中的沟道。鳍片FET结构也可以使用与用于常规平面MOSFET的布局和工艺技术类似的布局和工艺技术来制造。

发明内容

根据示例性实施例的第一方面，通过提供一种制造半导体器件的方法，实现上述的示例性实施例的各种优点和目的。该方法包括：在半导体衬底上形成多个鳍片，所述鳍片包括半导体材料；在所述多个鳍片中的每一个之上并与其相接触地形成栅极电极；在所述栅极电极和所述多个鳍片之上沉积绝缘体层；在所述绝缘体层中蚀刻沟槽开口，该沟槽开口暴露所述多个鳍片并且在所述多个鳍片之间延伸；通过所述沟槽开口硅化所述多个鳍片；以及用与所述硅化的鳍片接触的金属填充所述沟槽开口以形成连接所述多个鳍片的局部互连。

根据示例性实施例的第二方面，提供了一种制造半导体器件的方法。该方法包括：在半导体衬底上形成多个鳍片，所述鳍片包括半导体材料并且具有第一和第二侧表面；在所述多个鳍片中的每一个上并与其相接触地形成栅极电极；在所述栅极电极上形成间隔物；在所述第一和第二侧表面上形成间隔物，该间隔物仅覆盖所述第一和第二侧表面的与所述半导体衬底邻近的部分；在所述栅极电极和所述多个鳍片之上沉积绝缘体层；在所述绝缘体层中蚀刻沟槽开口，该沟槽开口暴露所述多个鳍片并且在所述多个鳍片之间延伸；通过所述沟槽开口硅化所述多个鳍片，所述硅化向下延伸到所述第一和第二侧表面上的所述间隔物；用与所述硅化的鳍片接触的金属填充所述沟槽开口以形成连接所述多个鳍片的局部互连。

根据示例性实施例的第三方面，提供了一种半导体器件。该半导体器件包括：具有多个鳍片的半导体衬底，所述鳍片包括半导体材料；在所述多个鳍片中的每一个之上并与其相接触的栅极电极；在所述栅极电极和所述多个鳍片之上的绝缘体层；在所述绝缘体层中的沟槽开口，所述沟槽开口暴露所述多个鳍片并且在所述多个鳍片之间延伸，所述多个鳍片通过所述沟槽开口被硅化；以及所述沟槽开口被与所述硅化的鳍片接触的金属填充以形成连接所述多个鳍片的局部互连。

根据示例性实施例的第四方面，提供了一种半导体器件。该半导体器件包括：在半导体衬底上的多个鳍片，所述鳍片包括半导体材料并且具有第一和第二侧表面；在所述多个鳍片中每一个之上并与其接触的栅极电极；在所述栅极电极上的间隔物；在所述第一和第二侧面上的间隔物，该间隔物仅覆盖所述第一和第二侧表面的与所述半导体衬底邻近的部分；在所述栅极电极和所述多个鳍片之上的绝缘体层；在所述绝缘体层中的沟槽开口，所述沟槽开口暴露所述多个鳍片并且在所述多个鳍片之间延伸，其中所述多个鳍片通过所述沟槽开口被硅化，所述硅化向下延伸到所述第一和第二侧表面上的间隔物；以及所述沟槽开口被与所述硅化的鳍片接触的金属填充以形成连接所述多个鳍片的局部互连。

附图说明

特别地，在所附权利要求中阐述被认为是新颖的示例性实施例的特征以及示例性实施例的元件特性。附图仅为图示的目的并且未按比例绘制。参考结合附图的以下详细描述，可以最佳地理解示例性实施例本身的组织和操作方法，在附图中：

图1-9B示出了根据本发明示例性实施例制造的鳍片FET半导体器件的示例性图示，其中：

图1示出了硅层上的构图的光致抗蚀剂掩模；