[发明专利]无需使用CMP工艺去除SOI衬底上硬掩模的结构和方法

说明书

技术领域

本发明通常涉及一种用于无需使用化学机械抛光（CMP）工艺去除SOI衬底上的硬掩模的方法。

背景技术

对于以22nm技术以及更先进技术处理的嵌入式DRAM（eDRAM）而言，深沟槽侧壁处的传统间隔体无法用于充分刻蚀深沟槽。如果没有深沟槽侧壁处的间隔体，则难于去除硬掩模材料。当在SOI衬底中刻蚀深沟槽时，由于存在BOX层，因此难于去除硬掩模材料。体衬底上硬掩模去除的传统方法使用湿法工艺。硼硅酸盐玻璃（BSG）典型地用作硬掩模材料。可以通过湿法工艺容易地刻蚀BSG，诸如氢氟酸（HF）或缓冲氢氟酸（BHF）。由于SOI衬底具有BOX层，因此无法使用湿法工艺。CMP工艺可以用于去除硬掩模材料。然而，由于CMP工艺自身的变化以及硬掩模材料厚度非均匀性，CMP工艺会引起硬掩模厚度的变化。CMP工艺非均匀性直接导致凹陷深度的变化，并且可能引起深沟槽至衬底的漏电流。还可能导致深沟槽间短路或通过刻蚀工艺暴露的节点电介质。由于金属高介电常数（MHK）节点电极的氧化，因此暴露的绝缘节点会导致衬底翘曲。两步深沟槽CMP工艺可能减少深度变化，但是也增加成本。

发明内容

在本发明的第一方面中，一种形成器件的方法，包括提供具有顶部SOI层、中间BOX层以及底部衬底层的绝缘体上半导体（SOI）衬底。该方法包括在SOI衬底上沉积硬掩模层。该方法包括在SOI衬底中形成沟槽，其中沟槽延伸进入衬底层。该方法包括在硬掩模层的顶部表面上以及在沟槽的底部和侧壁上沉积阻挡层。该方法包括去除阻挡层的、在硬掩模层之上以及在沟槽的底部上的部分。该方法包括去除硬掩模层。该方法包括去除阻挡层的、在沟槽的侧壁上的剩余部分。该方法包括沉积用于填充沟槽的第一导电材料。该方法进一步包括平坦化第一导电材料。该方法还包括从沟槽中去除第一导电材料的一部分，其中第一导电材料的顶部表面在SOI层的底部表面之下并且在衬底层的顶部表面之上。

在本发明的又一方面中，一种形成器件的方法，包括提供具有顶部SOI层、中间BOX层以及底部衬底层的绝缘体上半导体（SOI）衬底。该方法包括在SOI层的顶部表面上沉积焊盘氮化物层。该方法包括在焊盘氮化物层的顶部表面上沉积硬掩模层。该方法包括在SOI衬底中形成沟槽，其中沟槽延伸进入衬底层。该方法包括在硬掩模层的顶部表面上以及在沟槽的底部和侧壁上沉积阻挡层。该方法包括去除阻挡层的、在硬掩模层之上以及在沟槽的底部上的部分。该方法包括去除硬掩模层。该方法包括去除阻挡层的、在沟槽的侧壁上的剩余部分。该方法包括在焊盘氮化物层的顶部表面上以及在沟槽的底部和侧壁上沉积节点介电层。该方法包括在节点介电层的顶部表面上沉积衬垫层。该方法包括在衬垫层的顶部表面上沉积用于填充沟槽的第一导电材料。该方法包括平坦化第一导电材料。该方法还包括从沟槽中去除第一导电材料的一部分，其中第一导电材料的顶部表面在SOI层的底部表面之下并且在衬底层的顶部表面之上。该方法还包括去除节点介电层的在焊盘氮化物衬垫之上的一部分以及衬垫层的在焊盘氮化物衬垫之上的一部分，以及从沟槽的位于第一导电材料的顶部表面之上的侧壁去除节点介电层的一部分以及衬垫层的一部分。

在本发明的进一方面中，一种器件，包括具有SOI层、BOX层以及衬底层的绝缘体上半导体（SOI）衬底。该器件包括沉积于SOI衬底的顶部表面之上的焊盘氮化物层。该器件包括形成于SOI衬底中的沟槽，其中沟槽延伸进入衬底层。该器件包括沉积于第一沟槽的底部和侧壁上的节点介电层。该器件还包括沉积于节点介电层顶部表面上的衬垫层。该器件还包括沉积在沟槽中的第一导电材料，其中第一导电材料的顶部表面在SOI层的底部表面之下并且在衬底层的顶部表面之上，其中节点介电层的顶部表面以及衬垫层的顶部表面与第一导电材料的顶部表面是共面的。

在本发明的另一方面中，一种在机器可读介质中有形体现的用于设计、制造或测试集成电路的设计结构，该设计结构包括具有SOI层、BOX层以及衬底层的绝缘体上半导体（SOI）衬底。该设计结构包括沉积于SOI衬底的顶部表面上的焊盘氮化物层。该设计结构包括形成于在SOI衬底中形成的沟槽，其中沟槽延伸进入衬底层。该设计结构包括沉积于第一沟槽的底部和侧壁上的节点介电层。设计结构还包括沉积于节点介电层顶部表面上的衬垫层。该设计结构还包括沉积在沟槽中的第一导电材料，其中第一导电材料的顶部表面在SOI层的底部表面之下并且在衬底层的顶部表面之上，其中节点介电层的顶部表面以及衬垫层的顶部表面与第一导电材料的顶部表面是共面的。

附图说明