[发明专利]无需使用CMP工艺去除SOI衬底上硬掩模的结构和方法

权利要求书

1.一种形成器件的方法，包括：

提供具有顶部SOI层（130）、中间BOX层（120）以及底部衬底层（110）的绝缘体上半导体（SOI）衬底（105）；

在所述SOI衬底上沉积硬掩模层（150）；

在所述SOI衬底中形成沟槽（160），其中所述沟槽延伸进入所述衬底层；

在所述硬掩模层的顶部表面上以及在所述沟槽的底部和侧壁上沉积阻挡层（170）；

去除所述阻挡层的、在所述硬掩模层之上以及在所述沟槽的底部上的部分；

去除所述硬掩模层；

去除所述阻挡层的在所述沟槽的侧壁上的剩余部分；

沉积第一导电材料（200）以填充所述沟槽；

平坦化所述第一导电材料；以及

从所述沟槽中去除所述第一导电材料的一部分，其中所述第一导电材料（200’）的顶部表面在所述SOI层的底部表面之下并且在所述衬底层的顶部表面之上。

2.根据权利要求1所述的方法，还包括在所述沟槽中在所述第一导电材料的顶部表面上沉积第二导电材料（210），平坦化所述第二导电材料以及从所述沟槽去除所述第二导电材料的一部分。

3.根据权利要求1所述的方法，其中所述阻挡层包括氮化物。

4.根据权利要求1所述的方法，其中去除所述阻挡层的一部分的步骤包括执行RIE。

5.根据权利要求1所述的方法，其中去除所述硬掩模层的步骤包括执行选择性湿法刻蚀工艺。

6.根据权利要求1所述的方法，其中去除所述阻挡层的剩余部分的步骤包括执行湿法刻蚀工艺。

7.一种形成器件的方法，包括：

提供具有顶部SOI层（130）、中间BOX层（120）以及底部衬底层（110）的绝缘体上半导体（SOI）衬底（105）；

在所述SOI层的顶部表面上沉积焊盘氮化物层（140）；

在所述焊盘氮化物层的顶部表面上沉积硬掩模层（150）；

在所述SOI衬底中形成沟槽（160），其中所述沟槽延伸进入所述衬底层；

在所述硬掩模层的顶部表面上以及在所述沟槽的底部和侧壁上沉积阻挡层（170）；

去除所述阻挡层的、在所述硬掩模层之上以及在所述沟槽的底部上的部分；

去除所述硬掩模层；

去除所述阻挡层的、在所述沟槽的侧壁上的剩余部分（170’）;

在所述焊盘氮化物层的顶部表面上以及在所述沟槽的底部和侧壁上沉积节点介电层（180）；

在所述节点介电层的顶部表面上沉积衬垫层（190）；

在所述衬垫层的顶部表面沉积第一导电材料（200）以填充所述沟槽；

平坦化所述第一导电材料；

从所述沟槽去除所述第一导电材料的一部分，其中所述第一导电材料（200’）的顶部表面在所述SOI层的底部表面之下并且在所述衬底层的顶部表面之上；以及

去除所述节点介电层的在所述焊盘氮化物层之上的部分以及所述衬垫层的在所述焊盘氮化物层之上的部分，并且从所述沟槽的、在所述第一导电材料的顶部表面之上的侧壁去除所述节点介电层的一部分以及所述衬垫层的一部分。

8.根据权利要求7所述的方法，还包括在所述沟槽中在所述第一导电材料的顶部表面上沉积第二导电材料（210），平坦化所述第二导电材料以及从所述沟槽中去除所述第二导电材料的一部分。

9.根据权利要求7所述的方法，其中所述第二导电材料包括掺杂硅。

10.根据权利要求7所述的方法，其中在所述SOI衬底中形成沟槽的步骤包括执行反应离子刻蚀（RIE）。

11.根据权利要求7所述的方法，其中通过原子层沉积（ALD）、化学气相沉积（CVD）、低压CVD（LPCVD）、分子层沉积（MLD）或等离子体增强化学气相沉积（PECVD）来沉积所述阻挡层。

12.根据权利要求7所述的方法，其中所述阻挡层包括氮化物。

13.根据权利要求7所述的方法，其中所述阻挡层包括高温氧化物（HTO）。

14.根据权利要求7所述的方法，其中所述阻挡层包括氮化物和高温氧化物（HTO）。