[发明专利]具有源极/漏极缓冲区的应力沟道FET

权利要求书

1.一种用于形成具有源极/漏极缓冲区的应力沟道场效应晶体管（FET）的方法，该方法包括：

在位于衬底上的栅极叠层的两侧在所述衬底中蚀刻腔；

在所述腔中沉积源极/漏极缓冲材料；

蚀刻所述源极/漏极缓冲材料以形成与所述FET的沟道区相邻的垂直源极/漏极缓冲区；以及

在所述腔中与所述垂直源极/漏极缓冲区相邻地以及在所述垂直源极/漏极缓冲区上方，沉积源极/漏极应力源材料。

2.根据权利要求1的方法，其中所述衬底包括绝缘体上硅（SOI）衬底，并且其中所述腔位于所述SOI衬底的顶部硅层中。

3.根据权利要求1的方法，其中在所述衬底中蚀刻所述腔包括各向异性和各向同性反应离子蚀刻的组合以及各向异性反应离子蚀刻中的一种。

4.根据权利要求1的方法，其中所述腔被蚀刻到在所述衬底中约30纳米到约80纳米的深度。

5.根据权利要求1的方法，还包括在蚀刻所述腔之后对位于所述腔的底部的所述衬底的部分进行掺杂。

6.根据权利要求1的方法，其中沉积所述源极/漏极缓冲材料包括外延沉积。

7.根据权利要求1的方法，其中所沉积的所述源极/漏极缓冲材料具有约5nm到约15nm的厚度。

8.根据权利要求1的方法，其中在所述FET包括p型FET的情况下，所述源极/漏极缓冲材料包括未掺杂的硅锗，并且在所述FET包括n型FET的情况下，所述源极/漏极缓冲材料包括未掺杂的碳化硅。

9.根据权利要求1的方法，其中在所述FET包括p型FET的情况下，所述源极/漏极缓冲材料包括用硼轻掺杂的硅锗，并且在所述FET包括n型FET的情况下，所述源极/漏极缓冲材料包括用磷轻掺杂的碳化硅。

10.根据权利要求1的方法，其中蚀刻所述源极/漏极缓冲材料以形成所述源极/漏极缓冲区包括各向异性和各向同性蚀刻的组合以及各向异性反应离子蚀刻中的一种。

11.根据权利要求1的方法，其中所述源极/漏极缓冲区被蚀刻为，使得位于所述栅极叠层下方的所述衬底的所述沟道区在所述源极/漏极缓冲区的顶部上暴露。

12.根据权利要求11的方法，其中所述衬底的暴露的沟道区具有在所述栅极叠层的底部下方在所述衬底中约5纳米到约15纳米的深度。

13.根据权利要求11的方法，其中所沉积的所述源极/漏极应力源材料在所述源极/漏极缓冲区上方与所述衬底的暴露的沟道区邻接。

14.根据权利要求1的方法，其中沉积所述源极/漏极应力源材料包括外延沉积。

15.根据权利要求1的方法，其中在所述FET包括p型FET的情况下，所述源极/漏极应力源材料包括重掺杂有硼的硅锗，并且在所述FET包括n型FET的情况下，所述源极/漏极应力源材料包括重掺杂有磷的碳化硅。

16.根据权利要求15的方法，其中所述源极/漏极应力源材料是原位掺杂的。

17.一种应力沟道场效应晶体管（FET），包括：

衬底；

位于所述衬底上的栅极叠层；

在所述栅极叠层下方且位于所述衬底中的沟道区；

在所述沟道区的两侧且位于所述衬底中的腔内的源极/漏极应力源材料；以及

在所述源极/漏极应力源材料与所述衬底之间且位于所述衬底中的所述腔内的垂直源极/漏极缓冲区，其中所述源极/漏极应力源材料在所述源极/漏极缓冲区上方邻接所述沟道区。

18.根据权利要求17的FET，其中在所述FET包括p型FET的情况下，所述垂直源极/漏极缓冲区包括未掺杂的或轻掺杂有硼的硅锗，并且在所述FET包括n型FET的情况下，所述垂直源极/漏极缓冲区包括未掺杂的或轻掺杂有磷的碳化硅。

19.根据权利要求17的FET，其中在所述FET包括p型FET的情况下，所述源极/漏极应力源材料包括重掺杂有硼的硅锗，并且在所述FET包括n型FET的情况下，所述源极/漏极应力源材料包括重掺杂有磷的碳化硅。

20.根据权利要求17的FET，其中，这样的区域具有在所述栅极叠层的底部下方约5纳米到约15纳米的深度：在该区域中，所述源极/漏极应力源材料在所述垂直源极/漏极缓冲区上方与所述沟道区邻接。