[发明专利]缓冲电路以及缓冲电路的驱动方法

说明书

技术领域

本发明涉及缓冲电路及其驱动方法，特别涉及能够缩短缓冲电路的输出信号的下降时间的缓冲电路及其驱动方法。

背景技术

近年来，使用液晶面板或有机电致发光元件（以下记为有机EL元件）的有源矩阵型的显示装置的开发正盛行。特别是，作为使用电流驱动型发光元件的图像显示装置，使用有机EL元件的有机EL显示器，具有视角特性良好且功耗小的优点，因此作为下一代FPD（Flat Panel Display：平板显示器）候补而受到注目。

上述有源矩阵型的显示装置，通过以行为单位选择呈2维配置的像素电路，对所选择的像素电路经由信号线写入与显示数据相应的电压，从而显示图像。为了以行为单位选择像素电路，使用使从扫描线驱动电路基于时钟信号向扫描线输出的输出信号按顺序移位的移位寄存器。

另外，在上述的移位寄存器中，使用经由输出端子串联连接晶体管的缓冲电路（例如，参考专利文献1）。

现有技术文献

专利文献1：国际公开第2009/034750号

发明内容

发明要解决的课题

在这种缓冲电路中，缩短输出信号的下降时间并实现电路面积的缩小以及功耗的降低是课题。

于是，本发明的目的在于提供一种能够缩短输出信号的下降时间并使电路面积缩小以及功耗降低的缓冲电路及其驱动方法。

用于解决课题的技术方案

为了解决上述课题，本发明的一个技术方案涉及的缓冲电路的驱动方法，所述缓冲电路具有：输出端子；第1晶体管，其连接于包含第1电压以及比所述第1电压低的第2电压的时钟信号的信号源，用于将所述第1电压供给到所述输出端子；和第2晶体管，其连接于供给比所述第1电压低的第3电压的电压源，用于将所述第3电压供给到所述输出端子，其特征在于，在所述驱动方法中，在所述时钟信号为所述第1电压的期间，使所述第1晶体管导通，在继所述时钟信号为所述第1电压的期间之后的所述时钟信号为所述第2电压的期间，使所述第1晶体管以及所述第2晶体管都导通。

发明的效果

根据本发明，可实现能够缩短输出信号的下降时间并使电路面积缩小以及功耗降低的缓冲电路及其驱动方法。

附图说明

图1是表示缓冲电路的一例的电路图。

图2是图1的缓冲电路中的信号的时间图。

图3是表示图1的缓冲电路的工作的图。

图4是实施方式1涉及的缓冲电路的电路图。

图5是实施方式1涉及的缓冲电路中的信号的时间图。

图6是表示实施方式1涉及的缓冲电路的工作的图。

图7是实施方式1涉及的缓冲电路的工作的流程图。

图8是表示构成缓冲电路的晶体管的阈值电压和缓冲电路的功耗的关系的图。

图9是表示实施方式2涉及的显示装置的结构的框图。

图10是表示图9中的扫描线驱动电路与显示单元的连接关系的图。

图11是表示在显示装置的工作中使用的信号波形的一例的图。

图12是表示单位电路的电路结构的一例的图。

图13是表示图12所示的单位电路的工作的时间图。

图14是表示使用其他逻辑电路的单位电路的电路结构的一例的图。

图15是表示图14所示的单位电路的工作的时间图。

图16是表示实施方式3涉及的扫描线驱动电路与显示单元的连接关系的图。

图17是表示实施方式3涉及的单位电路的电路结构的一例的图。

图18是表示图17所示的单位电路的工作的时间图。

图19是内置有本发明的缓冲电路的薄型平板TV的外观图。

具体实施方式

（成为本发明基础的见解）

如背景技术中所作的说明，对于用于移位寄存器电路的缓冲电路而言，缩短输出信号的下降时间并实现电路面积的缩小以及功耗的降低是课题。

图1是表示缓冲电路的一例的电路图。

图1中，作为例子示出了使用经由输出端子串联连接的2个NMOS晶体管而构成的缓冲电路。

缓冲电路10由输出端子16、经由输出端子16串联连接的晶体管11以及晶体管12、和电容元件19构成。

晶体管11以及晶体管12是NMOS晶体管。

晶体管11的漏极连接于时钟信号源13，晶体管11的源极连接于输出端子16以及晶体管12的源极。晶体管11的栅极是缓冲电路的输入端子14（Qnode）。