[发明专利]缓冲电路以及缓冲电路的驱动方法

权利要求书

1.一种缓冲电路的驱动方法，所述缓冲电路具有：输出端子；第1晶体管，其连接于包含第1电压以及比所述第1电压低的第2电压的时钟信号的信号源，用于将所述第1电压供给到所述输出端子；和第2晶体管，其连接于供给比所述第1电压低的第3电压的电压源，用于将所述第3电压供给到所述输出端子，

所述驱动方法中，在所述时钟信号为所述第1电压的期间，使所述第1晶体管导通，在继所述时钟信号为所述第1电压的期间之后的所述时钟信号为所述第2电压的期间，使所述第1晶体管以及所述第2晶体管都导通。

2.根据权利要求1所述的缓冲电路的驱动方法，

所述第2电压被设定成比所述第3电压低的电位。

3.一种缓冲电路，具有：

输出端子；

第1晶体管，其连接于包含第1电压以及比所述第1电压低的第2电压的时钟信号的信号源，用于将所述第1电压供给到所述输出端子；和

第2晶体管，其连接于供给比所述第1电压低的第3电压的电压源，用于将所述第3电压供给到所述输出端子，

在所述时钟信号为所述第1电压的期间，所述第1晶体管被控制成导通状态，

在继所述时钟信号为第1电压的期间之后的所述时钟信号为所述第2电压的期间，所述第1晶体管以及所述第2晶体管被控制成都为导通状态。

4.根据权利要求3所述的缓冲电路，

所述第2电压被设定成比所述第3电压低的电位。

5.根据权利要求3或4所述的缓冲电路，

所述第1晶体管的栅极与所述输出端子通过电容元件连接。

6.一种移位寄存器，由具有逻辑电路和由权利要求3～5的任一项所述的缓冲电路结构的输出部的单位电路连接成多级而构成，

所述逻辑电路具有：

第1信号生成部，其根据从上级的单位电路输入的信号，生成用于切换所述第1晶体管的导通以及非导通的第1信号；和

第2信号生成部，其生成用于切换所述第2晶体管的导通以及非导通的第2信号。