[发明专利]碳化硅衬底

说明书

技术领域

本发明涉及一种碳化硅衬底。

背景技术

近年来，越来越多地采用碳化硅衬底作为用于制造半导体器件的半导体衬底。碳化硅（SiC）比更通常使用的硅（Si）带隙大。因此，有利地，包括碳化硅衬底的半导体器件具有高反向击穿电压和低导通电阻，或者在高温环境下不容易劣化的性质。

为了通过使用半导体衬底有效率地制造半导体器件，衬底的尺寸应该大到一定程度。根据US专利No.7314520（PTL），可以制造76mm（3英寸）或更大的碳化硅衬底。

引用列表

专利文献

PTL：US专利No.7314520

发明内容

技术问题

工业上，很难制造具有大约100mm或更大尺寸的碳化硅衬底。因此，很难有效率地制造使用大衬底的半导体器件。在使用六方晶系的SiC中的除了（0001）面之外的面的性质的情况下，这种缺点变得尤其严重，这将在下面描述。

通常通过切割由在不太可能造成堆垛层错的（0001）面上生长获得的碳化硅锭来制造具有较少缺陷的碳化硅衬底。因此，通过不平行于锭的生长面切割锭，获得了具有除（0001）面之外的面取向的碳化硅衬底。因此，很难确保足够大小的衬底，或者锭的大部分不能被有效率地使用。为此，有效地制造利用SiC的除（0001）面之外的面的半导体器件是尤其困难的。

考虑使用具有支撑部分且在该支撑部分上布置了多个高质量的单晶衬底的碳化硅衬底，以代替困难地增加碳化硅衬底的尺寸。由于支撑部分不必具有这种高质量，所以制备大的支撑部分相对容易。因此，通过增加放置在这种大支撑部分上的单晶衬底的数目，可以获得具有必要尺寸的碳化硅衬底。

然而，在碳化硅衬底中，不可避免地会在相邻单晶衬底之间形成间隙。在使用这种碳化硅衬底制造半导体器件的工艺期间，外来物质很容易积聚在间隙中。示例性的外来物质是在制造半导体器件的工艺中使用的清洗液体或抛光剂或者气氛中的尘埃。很难通过清洗完全移除外来物质，因为它们存在于小间隙中。因此，外来物质导致制造良率降低，这造成在制造半导体器件时较低的效率。

考虑到上述问题，提出了本发明，其目的是提供一种能够以高良率制造半导体器件的大尺寸碳化硅衬底。

解决问题的方案

根据本发明的碳化硅衬底具有第一和第二单晶衬底和接合部。第一单晶衬底具有第一侧表面，并且其由碳化硅构成。第二单晶体衬底具有与第一侧表面相对的第二侧表面，并且其由碳化硅构成。接合部在第一和第二侧表面之间将第一和第二侧表面彼此连接，并且其由碳化硅构成。接合部的至少一部分具有多晶结构。

根据该碳化硅衬底，由于利用接合部掩埋第一和第二单晶体衬底之间，也就是，第一和第二侧表面之间的间隙的至少一部分，所以在利用该碳化硅衬底制造半导体器件时，可以抑制外来物质积聚在该间隙中。由于由此可以防止由这些外来物质造成的良率降低，所以能够以高良率制造半导体器件。另外，由于接合部的至少一部分具有多晶结构，所以，与接合部整个具有单晶结构的情况相比，能够减轻接合部上的应力。由此，可以抑制源于应力的碳化硅衬底翘曲。

第一和第二单晶衬底可以分别具有第一和第二背表面。该碳化硅衬底可以进一步具有支撑部分，该支撑部分接合到第一和第二背表面中的每一个。由此，与第一和第二单晶衬底仅利用接合部彼此连接的情况相比，第一和第二单晶衬底可以更可靠地彼此耦合。

第一和第二单晶衬底可以分别具有第一和第二前表面。接合部可形成为在平面图中在第一和第二前表面之间直线延伸。接合部的具有多晶结构的部分在直线延伸的方向上的长度不小于接合部的整体长度的1%且不大于100%。由于该比例不低于1%，所以可以更可靠地减轻上述应力。

接合部的具有多晶结构的部分在直线延伸的方向上的长度不小于接合部的整体长度的10%。由此，更充分地减轻了上述应力。

碳化硅衬底的平面图中的最大长度相对于碳化硅衬底的厚度的比率不低于50且不高于500。当该比率不低于50时，可以充分确保平面图中碳化硅衬底的尺寸。另外，当该比率不高于500时，可以进一步抑制碳化硅衬底的翘曲。

碳化硅衬底的平面图中的最大长度不小于100mm。由此，获得了具有足够尺寸的碳化硅衬底。

发明的有利效果

从上面的描述显然地，本发明能够提供一种大尺寸、较少的翘曲、并且能够以高良率制造半导体器件的碳化硅衬底。

附图说明

图1是示意性示出在本发明的第一实施例中的碳化硅衬底的构造的平面图。