[发明专利]一种钨研磨用CMP浆料组合物

说明书

技术领域

本发明涉及在半导体制造工艺中用于CMP（化学机械研磨（Chemical Mechanical Polishing））工艺的浆料组合物，尤其涉及可用于钨金属膜的平坦化的CMP浆料组合物。

背景技术

在集成电路的多重膜研磨工艺或双镶嵌工艺等中，为了晶片表面的全面平坦化（global planarization），主要使用CMP工艺。CMP工艺是指，在制造半导体时，通过使用研磨垫和浆料使晶片表面平坦化的研磨方法，在聚氨酯材质的研磨垫上滴加浆料组合物使其与晶片接触之后，实施结合了旋转及直线运动的轨道运动，对晶片进行机械及化学研磨的工艺。

在CMP工艺中上述浆料通常包含发挥物理研磨作用的研磨剂（abrasive）和发挥化学研磨作用的活性成分，例如蚀刻剂（etchant）或氧化剂，通过物理化学方法选择性地蚀刻晶片表面上的突出部分，提供平坦的表面。

CMP浆料根据研磨对象可分为绝缘层研磨用浆料和金属研磨用浆料，其中，绝缘层研磨用浆料适用于半导体工艺中ILD（层间电介质（interlayer dielectric））工艺和STI（浅槽隔离（Shallow trench isolation)）工艺，金属研磨用浆料用于钨、铝或铜配线的连接点（interconnects）及形成钨接点/通插塞（contacts/via plug）时或者双镶嵌工艺中。

图1表示根据本发明的应用钨CMP浆料组合物的半导体元件的制造工艺的顺序图。

根据本发明的实施例的快闪存储器元件的制造工艺，首选，如图1所示，在形成有栅电极及源极插塞（source plug）接触区域、漏极插塞（drain plug）接触区域等的规定结构物的半导体基板，硅基板上以的厚度形成氧化膜，以使上述源极插塞接触区域（106a）暴露的方式对上述氧化膜进行蚀刻来形成接触孔。

接着，如图1所示，在整个面上沉积钨(W)膜，以使得上述接触孔被完全填埋。为了使上述钨膜与氧化膜及氮化膜的粘结力良好，在沉积上述钨膜之前在半导体基板的表面上形成Ti粘结层，为了在形成钨膜时防止源极物质即WF₆与反应性高的Ti之间的结合，在上述粘结层上还形成TiN阻隔金属膜。接着，利用使用金属浆料的1次CMP工艺研磨上述氧化膜上的钨膜，在上述接触孔内部形成钨插塞。完成上述1次CMP工艺后，通过钨插塞上的过氧化氢水溶液（H₂O₂）与金属浆料（metal slurry）之间的化学反应，半导体基板处于发生了严重的氧化缺陷（defect）的状态。

接着，为了除去上述氧化缺陷，利用氧化物浆料实施数秒至数十秒的2次软CMP工艺，除去上述钨插塞上的氧化缺陷，将上述氧化膜研磨一定厚度。

如上所述的半导体元件的制造工艺中上述1次金属研磨用浆料，其通常包含研磨剂、氧化剂、氧化辅助剂、分散剂、pH调节剂、其他添加剂等，上述成分中，研磨剂用于机械研磨，氧化剂和氧化辅助剂用于通过金属层的氧化来促进研磨，分散剂起到提高浆料的分散稳定性的作用，pH调节剂根据研磨对象即金属层的性质来调节容易发生氧化的pH范围，可以包含可改善或补充其他浆料的性能的各种添加剂。

钨CMP工艺使用包含氧化剂的浆料，通常在包含有二氧化硅、氧化铝微粒等研磨剂（abrasive）的浆料中混合过氧化氢（H₂O₂）、铁的硝酸盐等强氧化剂而使用。浆料内的氧化剂使钨表面氧化制备成氧化钨（WO₃），的强度远远弱于W的强度，可易于用研磨剂除去。在钨CMP工艺中，通过浆料内的研磨剂及CMP垫的机械研磨来除去WO₃，层下面的金属W通过氧化剂而变成WO₃后继续被除去，反复此过程来除去钨膜（15）。而且，金属阻隔膜（14）也通过与钨研磨类似的机理而除去。

已知，金属CMP工艺中反复进行着研磨颗粒除去由氧化剂形成的氧化物的过程。因此，为了提高研磨率，将从加快氧化过程、顺利地除去形成的氧化物的方面考虑而设计浆料。

容易的是，增加腐蚀金属的氧化剂的浓度来提高研磨速度的方法，但是随着腐蚀速度的提高，为了腐蚀坑（corrosion pit）或接触（contact）部分等元件的电气特性而需要形成配线层的部分也发生腐蚀，反而会减少元件的可靠性和收率。