[实用新型]一种电性能测试程控测量链路系统

说明书

技术领域

本实用新型涉及一种测量链路自动选取系统。

背景技术

随着技术的不断发展，系统的复杂度越来越高，比如雷达系统、测控系统、通信系统、卫星控制系统等系统，对电性能链路的测试要求越来越高。

目前，在对电性能链路进行测试时，主要是通过人工操作来完成的，操作时对单个链路进行测试，测试完毕后手动切换至下一个测试链路。这种人工操作的测试方式极易造成线路连接、换装的错误、也易消耗大量的时间，测试效率低下。

实用新型内容

本实用新型的技术解决问题是：克服现有技术的不足，提供了一种可靠性高、错误率低的电性能测试程控控制链路系统。

本实用新型的技术解决方案是：一种电性能测试程控测量链路系统，包括上位机、FPGA控制模块、IO扩展模块、驱动模块、开关阵列，其中：

上位机：根据测试需求形成测量通道选择控制指令，依据PCI数据格式协议通过PCI接口传输到FPGA控制模块；

FPGA控制模块：包括PCI芯片、FPGA和TTL芯片，PCI芯片与上位机的PCI接口连接以接收上位机发送过来的指令，FPGA对指令进行解析并将指令进行缓存，TTL芯片与FPGA的输出引脚相连接并将FPGA缓存的指令通过I2C接口发送给IO扩展模块；

IO扩展模块：使用I2C接口对FPGA控制模块中TTL芯片的输出路数进行扩展；

驱动模块：采用达林顿晶体管阵列对经IO扩展模块扩展后的各路输出进行电流驱动；

开关阵列：是由继电器组成的矩阵阵列，每个行与列的交叉处都放置一个继电器，通过不同继电器的开通与关断形成不同的测试通道，每个继电器的通断根据解析后的测量通道选择控制指令确定。

本实用新型与现有技术相比的优点在于：

1.本实用新型采用了PCI总线接口，通过上位机发送不同的配置指令实现不同的链路测试，实现了测试链路的灵活配置、降低了测试人员的工作难度，提高了测试效率；

2.本实用新型通过I2C扩展IO口满足更过的测试设备需求，减少了FPGA控制模块的IO负载，从而降低了FPGA的功耗及体积，降低了开发成本；

3.本实用新型为保证继电器的正常工作选用了达林顿晶体管阵列，加大了输出电流以保证对后续负载的可靠驱动；

4.本实用新型的开关阵列使用了继电器作为主要控制元件，并采用电阻和二极管来搭建保护电路，结构简单、性能可靠、可有效的对输入量进行及时响应。

附图说明

图1为本实用新型系统的组成原理图；

图2为本实用新型FPGA控制模块的组成原理图；

图3为本实用新型FPGA控制模块的工作流程图；

图4为本实用新型IO扩展模块的组成原理图；

图5为本实用新型驱动模块的组成原理图。

具体实施方式

下面结合附图对本实用新型作进一步详细的描述。

如图1所示，为本实用新型电性能测试程控测量链路系统的组成原理图，它由上位机、FPGA控制模块、IO扩展模块、驱动模块、开关阵列模块、电源模块组成，其中电源模块为其他几个模块提供工作电压。利用上位机针对不同的测试需求进行功能配置形成控制指令，通过PCI接口传输到FPGA模块，FPGA模块根据上位机的控制指令解析出需要测试的链路，并通过IO扩展模块及驱动模块传输到开关阵列，并由开关阵列选通相应的测试通道。

如图2所示，为本实用新型FPGA控制模块原理图，它主要完成PCI通信接口的数据解析转换和I2C通信接口的数据传输。从结构上看，具体由一个桥接电路实现对这一层的管理，用于实现上下之间的接口以协调数据的传送。PCI桥接口芯片选用PCI9054，它是通用的PCI接口功能芯片。由于FPGA内部基于SRAM工艺，上电时要从外部FLASH加载程序，所需的时间比较长，因此此处采用了复用芯片MAX708。当检测到VCC管脚的电压值超过门限值时，启动内部计数器，经过200ms，RESET#信号变为无效。由于FPGA程序加载的过程时间过长，可能会导致程序加载完的时候没有复位信号，使FPGA内部的逻辑混乱，因此将FPGA的程序加载结束信号(DONE)和按键复位信号相与，其输出作为MAX708的复位输入，这样，在FPGA程序加载过程中FPGA始终保持复位状态，直到程序加载结束。FPGA的输出IO管脚电平为3.3V，为了加大I2C驱动能力，传输更远距离，采用了TTL芯片SN74LVC4245A。