[实用新型]半导体芯片封装结构

说明书

技术领域

本实用新型属于半导体制造领域，尤其涉及一种半导体芯片封装结构。 

背景技术

晶圆级芯片封装（Wafer Level Chip Size Packaging，WLCSP）技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。晶圆级芯片尺寸封装技术改变传统封装如陶瓷无引线芯片载具（Ceramic Leadless Chip Carrier）、有机无引线芯片载具（Organic Leadless Chip Carrier）和数码相机模块式的模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。 

如图1所示，现有的半导体芯片封装结构包括芯片封装体，该芯片封装体包括：芯片10，与该芯片10连接的基底11。其中，该芯片10包括上表面、与所述上表面对应的下表面、设置在芯片下表面的功能区12及焊垫13。所述半导体芯片封装结构还包括依次覆盖于所述芯片10上表面和侧壁的绝缘层14、导电层15，以及防焊层16。该导电层15电连接所述焊垫13和凸出于所述防焊层16设置的焊球17。一般地，该防焊层16采用环氧树脂材料制成。 

但上述半导体芯片封装结构在外部环境处于高温、高湿的情形下，水气易从所述导电层15电连接焊垫13处渗入芯片封装体内，最终造成芯片封装体损坏，如电性失效、断路等。 

发明内容

本实用新型的目的在于提供一种解决上述技术问题的半导体芯片封装结构。 

其中，本实用新型一实施方式的半导体芯片封装结构，包括芯片封装体，所述芯片封装体包括： 

芯片，所述芯片包括上表面、与上表面相背的下表面，所述下表面上设有感光区和焊垫；

基底，所述基底包括上表面，与上表面相背的下表面，所述基底上表面与所述芯片下表面连接；

焊球，所述焊球设置于所述芯片上表面；

导电层，电连接所述焊垫和所述焊球；

所述半导体芯片封装结构还包括覆盖于除基底下表面外的所有芯片封装体外表面的气相沉积高分子有机薄膜。

作为本实用新型的进一步改进，所述气相沉积高分子有机薄膜为Parylene薄膜。 

作为本实用新型的进一步改进，所述Parylene薄膜的厚度为1~10μm。 

与现有技术相比，本实用新型通过相对简单的封装工艺，使半导体芯片封装结构具有覆盖于除基底下表面外的所有芯片封装体外表面的气相沉积高分子有机薄膜，以更好的保护芯片封装体，同时，阻隔了光线从芯片封装体基底的侧壁进入感光区，有效地阻止了所述基底侧壁光线的干扰，优化了芯片封装体的成像质量。 

附图说明

图1是现有技术中芯片封装结构的侧视结构示意图； 

图2是本实用新型一实施方式中芯片封装结构的侧视结构示意图；

图3是图2中单颗半导体封装结构的侧视结构示意图；

图4是本实用新型一实施方式中封装方法的流程图；

图5是本实用新型一实施方式中在焊球表面形成光阻的芯片封装结构的侧视结构示意图；

图6是本实用新型一实施方式中沉积有气相沉积高分子有机薄膜的芯片封装结构的侧视结构示意图。

具体实施方式

以下将结合附图所示的具体实施方式对本实用新型进行详细描述。但这些实施方式并不限制本实用新型，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。 

如图2所示，在本实用新型一实施方式中，芯片封装结构是在晶圆上，通过本实用新型的半导体芯片封装方法制作完成。该封装方法将在结合图4具体说明。其中，该芯片封装结构包括多个相同且独立的半导体芯片封装结构20，该半导体芯片封装结构20将在下述结合图3具体说明。 

如图3所示，所述半导体封装结构20包括芯片封装体和气相沉积高分子有机薄膜30。所述气相沉积高分子有机薄膜30可为Parylene薄膜。