[实用新型]半导体装置

说明书

本实用新型涉及半导体装置，尤其涉及晶体管的栅极的保护电路的构成技术。

作为功率控制用的晶体管，广泛采用大功率MOSFET（Metal－Oxide－Semiconductor Field－Effect Transistor：金属氧化物半导体场效应晶体管）或绝缘栅极双极晶体管（IGBT：Insulated Gate BipolarTransistor）。在这种晶体管中，往往在栅极设有被称为钳位二极管、稳压二极管的保护电路，以便增大对由于静电放电或外部连接的电感器等形成的浪涌电压的耐性。在专利文献1、2中公开了设有这种保护电路的半导体装置。

专利文献1记载的半导体装置具有：作为有源元件发挥作用的半导体元件；作为连接所述半导体元件的端子而与电源连接的第一主端子和第二主端子；以及控制流向所述第一主端子和所述第二主端子之间的电流的控制端子，在所述第一主端子和所述控制端子之间设有：对所述第一主端子与所述控制端子之间的电压进行分压的分压元件；以及输出由所述分压元件分压后的电压的电压检测端子。更具体地讲，在IGBT的集电极与栅极之间设置相当于稳压二极管的钳位二极管，并设计用于配置钳位二极管的专用区域。

另外，专利文献2记载的半导体装置在至少具有一个平面的多晶硅的大致中央部形成一导电型区域，以包围该一导电型区域的方式交替地设置多个其它导电型区域和一导电型区域，将所述大致中央部的一导电型区域与晶体管的源极或者漏极连接，将最外部的一导电型区域或者其它导电型区域与晶体管的漏极或者源极连接，将所述大致中央部与所述最外部的中间部的一导电型区域或者其它导电型区域与晶体管的栅极连接。

更具体地讲，如图19（A）、19（B）所示，在栅极与源极间稳压二极管110的内侧一体地配置栅极与漏极间用的钳位二极管109。另外，在此仅说明与保护电路的配置相关的主要部分。源极布线112通过开口121和栅极与源极间稳压二极管110的一端的N^＋型层连接。栅极布线111通过开口114和栅极与源极间稳压二极管110的另一端及钳位二极管109的一端的N^＋型层连接。漏极布线117通过开口118与钳位二极管109的另一端的N^＋型层（中央部的矩形的N^＋型层）连接。源极布线112、栅极布线111及漏极布线117是利用同层的铝布线形成的。漏极电极用铝（漏极布线117）被配置成“コ”状，并从芯片外周一直延伸到钳位二极管109的中心部分，以便与钳位二极管109连接。与栅极布线相关的焊盘113被配置于漏极布线117中被围成“コ”状的中央部分。

根据这种半导体装置，以包围多晶硅的大致中央部的一导电型区域的方式交替地设置多个其它导电型区域和一导电型区域，因而不怎么增大芯片面积即可得到接合长度较长的二极管。另外，将该其它多晶硅的大致中央部和最外部的区域与各个晶体管的源极或者漏极中任意一方连接，将其它多晶硅的大致中央部和最外部的中间的区域与晶体管的栅极连接，由此不怎么增大芯片面积即可实现在晶体管的栅极与源极之间以及栅极与漏极之间双方配置二极管。

【现有技术文献】

【专利文献】

【专利文献1】日本特开2001－244463号公报

【专利文献2】日本特开平8－172190号公报

【专利文献2】日本特开平8－172190号公报

下面的分析是在本实用新型中进行的。

在专利文献1记载的半导体装置中，需要设计稳压二极管用的专用区域。因此，在为了提高现有产品对静电放电的耐性而设计新的稳压二极管（集电极钳位二极管、栅极与漏极间稳压二极管）时，需要配置于有效单元的区域的一部分中。其结果是需要进行增大芯片尺寸的变更，导致成本升高。另外，在诸如由于对现有产品进行扩展等而不能变更芯片尺寸的情况下，将导致导通阻值的上升等，无法避免特性的恶化。

另外，在专利文献2记载的半导体装置中，根据漏极电极用铝的形状，将焊盘113配置在漏极布线117中被围成“コ”状的中央部分内，由此制约了焊盘113的可配置区域。即，作为钳位二极管109与漏极布线117的触点的开口118必须设计在中央部的矩形的N^＋型层中。因此，需要避开中央部的矩形的N^＋型层来形成焊盘113，能够配置焊盘113的区域被限定为狭小区域，有损于芯片设计中的配置自由度。