[实用新型]一种芯片封装结构

说明书

技术领域

本实用新型涉及一种半导体制造领域，特别是涉及一种芯片封装结构。 

背景技术

在半导体产业中，半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。芯片封装工艺处于整个半导体制造工序的下游，封装对于芯片来说是必须的，也是至关重要的。封装是安装半导体集成电路芯片用的外壳，它不仅起着保护芯片和增强导热性能的作用，而且还是沟通芯片内部电路和外部电路的桥梁和规格通用功能的作用。典型的封装工艺流程包括：划片、装片、键合、塑封、引脚电镀、引脚切筋成型、外部打磨和封装体印字等。根据所用的材料来划分半导体器件封装形式，包括金属封装、陶瓷封装、金属-陶瓷封装和塑料封装。半导体封装类型还可分为DIP、QFP、PGA、BGA等。其中DIP（Double In-line Package）是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。DIP封装的芯片有两排引脚，分布于两侧，且成直线平行布置，引脚直径和间距为2.54 mm（100 mil），需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP的插装方式具有封装时间短和低成本的优点。 

对于EEPROM电可擦除编程只读存储器，PDIP48是目前产品可靠性测试最常用的封装类型，具有48个封装引脚。在半导体封装工艺中，打线接合（wire bonding）是用于将半导体芯片上导电垫与封装引脚之间的电性能连接上的一种技术。当芯片的导电垫不多于48个时，PDIP48封装类型能够满足芯片的封装要求，从晶圆切片到封装完成大约只需一周的时间。而对于导电垫数量大于48的芯片，由于封装引脚数有限，所以能够连接到引脚上的芯片导电垫就有限，这样就使得无法用PDIP48的封装进行芯片的各种应用，只能用其他更为复杂的方式进行，大大增加了制作成本和测试周期。 

因此，如何扩大PDIP48封装的应用范围，减少制作成本和缩短封装周期是本领域技术人员需要解决的课题。 

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种芯片封装结构，用于解决现有技术中由于封装引脚数量不够而无法将芯片上所有导电垫连接的问题。 

为实现上述目的及其他相关目的，本实用新型提供一种芯片封装结构，所述封装结构至少包括：基底，该基底上设有芯片和引脚框，所述芯片设于所述引脚框内部；所述芯片边缘设置至少一个导电垫；所述引脚框具有至少一个引脚；每个导电垫连接一个引脚；线圈，围绕在所述引脚框的周围，所述线圈与所述引脚框之间绝缘。 

优选地，所述封装结构还包括用于标记的环体，所述环体位于所述线圈上，与所述引脚框和线圈分别绝缘接触。 

优选地，所述导电垫通过第一焊线与一个引脚直接电性连接，所述第一焊线为金线。 

优选地，所述导电垫通过第二焊线与基底直接电性连接，基底与一个引脚电性连接，所述第二焊线为金线。 

优选地，所述导电垫通过第三焊线与线圈直接电性连接，线圈与一个引脚电性连接，所述第三焊线为金线。 

优选地，所述线圈的材料为金材料。 

优选地，所述线圈设于基底上，所述线圈与基底绝缘接触。 

优选地，所述芯片根据第一焊线的打线角度调整自身在基底内的位置。 

如上所述，本实用新型的芯片封装结构，具有以下有益效果：对于芯片上导电垫数量大于48的封装，一些特殊的导电垫可以电性连接到所述的基底和线圈上，这样，在保持封装引脚数目不变的情况下，完成芯片上所有导电垫的连接，减少了制作成本且缩短了封装周期。 

附图说明

图1显示为本实用新型的芯片封装结构示意图。 

元件标号说明 

具体实施方式

以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。