[实用新型]USB11设备接口的免晶振简易实现电路

说明书

技术领域

本实用新型涉及USB接口应用，具体涉及一种应用于USB11设备接口的免晶振实现电路。

背景技术

随着工艺和技术的进步，USB系列接口的第四代——USB3.0技术也趋于成熟，但是很多应用领域，由于对数据传输速率要求不高，还需要用到USB1.1接口。USB1.1接口电路设计的低门槛化趋势，必然带来越来越激烈的价格竞争与性能竞争，其成本缩减已成为USB1.1相关产品成本缩减的重要一环。

USB1.1设备接口在大多数应用中，需要一颗高质量的晶振作为输入时钟源，产生高精度的系统时钟。高质量晶振的成本在USB1.1设备接口的整体成本中占据了很大的比重，为了明显地缩减其设计成本，各种应用于USB1.1设备接口的免晶振方案应运而生。

USB1.1设备接口现行的免晶振方案主要包括：基准时钟校准法、外部器件校准法、量产写入校准法等。这些方案共同的缺陷是：在频率校准之后随着外部环境的变化，系统时钟会产生不可忽视的频率偏移，这将导致USB1.1设备接口具有较差的兼容性；同时，必需的测试步骤也增加了测试成本，不利于整体成本的缩减。

发明内容

本实用新型的目的是，提供一种应用于USB11设备接口的免晶振简易实现电路。该电路可以为USB1.1设备接口节省外部晶振，同时能够满足典型的性能需求，并且实现方法非常简单，最大程度地缩减了设计成本。

本实用新型采用的技术方案为，一种应用于USB11设备接口的免晶振简易实现电路，其特征在于：所述免晶振简易实现电路包括一高频振荡器、一采样时钟分频器、一USB1.1数据接收器、一USB1.1数据状态机、一USB1.1内建时钟判决器、一Delta_Sigma分频器。

所述高频振荡器的一1A输出端与所述采样时钟分频器的一2A输入端相连；所述采样时钟分频器的一2B输入端与USB1.1模式控制信号SPEED相连，所述采样时钟分频器的一2C输出端与所述USB1.1数据状态机的一4A输入端以及所述USB1.1内建时钟判决器的一5A输入端相连；所述USB1.1数据接收器的一3A输入端与数据总线DP信号相连，所述USB1.1数据接收器的一3B输入端与数据总线DM信号相连，所述USB1.1数据接收器的一3C输出端与所述USB1.1数据状态机的一4D输入端相连，所述USB1.1数据接收器的一3D输出端与所述USB1.1数据状态机的一4C输入端相连，所述USB1.1数据接收器的一3E输出端与所述USB1.1数据状态机的一4B输入端相连；所述USB1.1数据状态机的一4E输入端与所述USB1.1内建时钟判决器的一5B输入端相连；所述USB1.1内建时钟判决器的一5C输出端与所述Delta_Sigma分频器的一6C输入端相连；所述Delta_Sigma分频器的一6B输出端为系统时钟CLK_SYS。

本实用新型提供了一种简易的USB11设备接口免晶振实现电路。与传统技术相比，本实用新型在获得较高性能的同时，用尽可能省的成本实现了USB1.1设备接口的免晶振技术，最大程度地满足了USB1.1接口设计中对于低成本的需求，在USB接口的免晶振设计领域中具有革命性的突破。

附图说明

图1为本实用新型免晶振简易实现电路的结构框图。

图1中：1.高频振荡器；2.采样时钟分频器；3.USB1.1数据接收器；4.USB1.1数据状态机；5. USB1.1内建时钟判决器；6. Delta_Sigma分频器。

具体实施方式

下面结合附图和具体实施方式对本实用新型作进一步阐述。

见图1，本实用新型中的免晶振简易实现电路包括：高频振荡器（1）、采样时钟分频器（2）、USB1.1数据接收器（3）、USB1.1数据状态机（4）、USB1.1内建时钟判决器（5）和Delta_Sigma分频器（6）。