[实用新型]半导体芯片封装结构

说明书

技术领域

本实用新型属于半导体制造领域，尤其涉及一种半导体芯片封装结构。

背景技术

晶圆级芯片封装（Wafer Level Chip Size Packaging，WLCSP）技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。晶圆级芯片尺寸封装技术改变传统封装如陶瓷无引线芯片载具（Ceramic Leadless Chip Carrier）、有机无引线芯片载具（Organic Leadless Chip Carrier）和数码相机模块式的模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基底制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。

现有技术中，在晶圆封装结构的芯片表面，覆盖有一气相沉积薄膜层，以作为连接焊垫与晶圆焊球的导电线路的绝缘层。然而，气相沉积薄膜层材质较脆、较硬，对于芯片表面的缓冲作用较小，受到应力容易裂开，使得其绝缘稳定性较差。

发明内容

本实用新型的目的在于提供一种解决上述技术问题的半导体芯片封装结构。

其中，本实用新型一实施方式的半导体芯片封装结构，包括：

芯片，所述芯片上设置有控制电路；

第一电连接件，电性连接所述控制电路；

第二电连接件，通过再分布线路电性连接所述第一电连接件；

其特征在于，所述再分布线路和所述芯片的表面之间还设有第二绝缘层和第一绝缘层，所述第二绝缘层覆盖所述第一绝缘层，且所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数。

作为本实用新型的进一步改进，所述第一绝缘层的材质为无机物，所述第二绝缘层的材质为有机绝缘胶。

作为本实用新型的进一步改进，所述第一绝缘层为气相沉积薄膜层，所述第二绝缘层为环氧树脂层。

与现有技术相比，本实用新型通过在晶圆封装结构的通孔壁上设置双层绝缘层，提高了芯片的绝缘稳定性及信耐性。

附图说明

图1是本实用新型一实施方式的形成于晶圆上的半导体芯片封装结构的侧视结构示意图；

图2是图1的部分放大图；

图3是本实用新型一实施方式的半导体芯片封装方法的流程图；

图4是本实用新型封装方法一实施方式中芯片的部分侧视结构示意图；

图5是本实用新型封装方法一实施方式中芯片与基底粘合后的部分侧视结构示意图；

图6是本实用新型封装方法一实施方式中在芯片焊垫对应处开孔后的部分侧视结构示意图；

图7是本实用新型封装方法一实施方式中在芯片上形成第一绝缘层后的部分侧视结构示意图；

图8是本实用新型封装方法一实施方式中在芯片上形成第二绝缘层后的部分侧视结构示意图；

图9是本实用新型封装方法一实施方式中在芯片上打开第二绝缘层后的部分侧视结构示意图；

图10是本实用新型封装方法一实施方式中在芯片上打开第一绝缘层后的部分侧视结构示意图。

具体实施方式

以下将结合附图所示的具体实施方式对本实用新型进行详细描述。但这些实施方式并不限制本实用新型，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。

如图1、2所示，在本实用新型一实施方式中，在一片晶圆上可形成多个半导体芯片封装结构。

每个半导体芯片封装结构均包括设有控制电路102的芯片10，该芯片包括上表面和与该上表面相背的下表面。在该芯片10设有控制电路的102一面（下表面）覆盖有钝化层103，在该钝化层103内间隔的设置有电性连接所述控制电路的多个焊垫101。

所述半导体芯片封装结构还包括再分布线路111。所述再分布线路111上还覆盖有防焊层113。其中，该再分布线路111用于电性连接焊垫101和焊球115。优选地，所述焊球115设置于所述芯片10的上表面上，且与所述焊垫101相对应设置，所述焊球115与对应的焊垫111在芯片的横轴方向上具有距离差，相互相邻的焊球距离比相邻的焊垫距离大。该防焊层113在所述焊球115连接处设置有开口，以暴露其覆盖的再分布线路111，使得焊球115可与再分布线路111电性连接。