[实用新型]具有硅通孔结构的半导体器件

说明书

技术领域

本实用新型涉及半导体器件，特别是涉及一种具有硅通孔结构的半导体器件。

背景技术

随着集成电路的集成度不断提高，半导体技术飞速发展。现有的集成度提高主要是采取减小最小特征尺寸，使得在给定的区域能够集成更多的元件。但减小最小特征尺寸在实质上基本都是2D（二维）集成，具体地说就是被集成的元件都位于半导体晶圆（wafer）的表面，但是随着集成电路技术进入32纳米甚至22纳米技术平台之后，系统复杂性、设备投资成本等方面急剧上升，为此，利用现代电子封装技术实现高密度的3D（三维）集成，成为了微电子电路（包括MEMS）系统级集成的重要技术途径。其中，硅通孔（through silicon via,TSV）技术是3D领域多芯片叠层化集成和电互连的关键性技术，其优势包括：互连长度可以缩短到与芯片厚度相等，采用垂直堆叠的逻辑模块取代水平分布的逻辑模块；显著地减小RC延迟和电感效应，提高数字信号传输速度和微波的传输；实现高密度、高深宽比的连接，从而能够实现复杂的多片全硅系统集成，密度比当前用于先进多片模块的物理封装高出许多倍；同时更加节能，预期TSV能够降低芯片功耗大约40%。

TSV技术关键工艺包括：通孔刻蚀、制作绝缘层、通孔填充、芯片减薄与堆叠。其中制作通孔绝缘层是不可被忽视的一步，因为这直接影响了TSV的互连特性。图1是一种传统的TSV结构，包括硅衬底100、硅通孔120及绝缘层110。该结构的绝缘层110容易失效，例如在器件的使用过程中因热应力导致绝缘层110开裂，从而影响整个器件的互连特性。

实用新型内容

基于此，有必要针对传统的TSV结构器件的绝缘层易失效的问题，提供一种高可靠性的具有硅通孔结构的半导体器件。

一种具有硅通孔结构的半导体器件，包括：硅衬底，开设有自硅衬底上表面穿入内部的硅通孔；绝缘层，覆盖于所述硅衬底上表面、硅通孔的侧壁及硅通孔的底面；所述硅通孔的顶端与硅衬底上表面交界的拐角处覆盖的绝缘层厚度，大于所述拐角旁的硅衬底上表面覆盖的绝缘层及硅通孔的侧壁覆盖的绝缘层厚度。

在其中一个实施例中，所述拐角为圆角结构。

在其中一个实施例中，所述圆角结构的半径为1至3微米。

在其中一个实施例中，所述拐角包括内凹的圆槽结构。

在其中一个实施例中，所述圆槽结构的半径为1至3微米。

在其中一个实施例中，所述拐角是倒角结构。

上述具有硅通孔结构的半导体器件，在硅通孔的顶端与硅衬底上表面交界的拐角处覆盖的绝缘层较厚，保证了此处绝缘层的保型覆盖性，且因为厚度足够，不会因器件使用中的热应力导致绝缘层开裂，因此增强了器件的可靠性，提高了产品的良率。

附图说明

图1是一种传统的TSV结构的剖面示意图；

图2是一实施例中具有硅通孔结构的半导体器件的剖面示意图；

图3是在图2所示结构上覆盖了绝缘层后的示意图；

图4是再一实施例中具有硅通孔结构的半导体器件的剖面示意图；

图5是在图4所示结构上覆盖了绝缘层后的示意图；

图6是另一实施例中具有硅通孔结构的半导体器件的剖面示意图。

具体实施方式

本公开提供了具有硅通孔结构的半导体器件的实施例，为使本公开的目的、特征和优点能够更为明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。在可能的情况下，在图中和描述中使用相同的标号以代表相同或类似的部件。在附图中，形状和厚度可以为清晰和便利而夸大。应该理解，没有具体示出或描述的结构可以采用本领域已知的任何形式。此外，除非特别说明，当层结构被描述为在另一层上或在衬底上时，其可以直接在另一层或衬底上，还可以存在中间层。说明书中的“实施例”意味着参照该实施例描述的具体部件、结构或特性包括在至少一个实施例中，因此说明书中出现的短语“在一个实施例中”或“在其中一个实施例中”不是必须都指相同的实施例。此外，可以在一个或多个实施例中以任何本领域技术人员可以预见的适当方式组合特定的部件、结构或特性。应该理解，附图仅是为了示意性目的，可能没有按比例绘制。

实用新型人经分析研究发现，图1所示的传统硅通孔（TSV）结构在硅通孔120顶端拐角处呈垂直结构，这将使得后续的在此处形成绝缘层的工艺相当困难。具体地说，一方面，生长绝缘材料的保型覆盖性会随着拐角处垂直程度的增大而变差；另一方面，拐角处绝缘材料的膜厚度较薄，因此使用过程中，由于热应力导致开裂。