[实用新型]一种具有极低待机功耗的芯片

说明书

技术领域

本实用新型涉及一种微电子技术领域，具体的说是一种低功耗SOC技术。通过采用上述架构，可以得到待机功耗很低的SOC芯片。

背景技术

随着集成电路技术的快速发展，以平板电脑，智能手机为代表的电子消费类产品快速普及，基于深亚微米的超大规模片上系统（System on Chip,SoC）技术已经成为21世纪最受瞩目的关键技术之一，用户对此类产品的各项性能要求越来越高。许多过去必须在高性能PC（Personal Computer）上处理的复杂任务，诸如电子邮件、网页浏览、摄像照像、媒体播放等应用功能都可以在移动终端上进行。目前，高性能SoC产品在市场上层出不穷，由于这类产品功耗较大导致系统续航能力弱、发热严重。因此如何降低系统整体功耗，延长系统使用时间已成为整个SoC产业亟需解决的问题。于是要求集成电路设计人员在设计SoC芯片时，将待机模式下的功耗作为一个主要设计指标加以考虑。

对于一个典型的CMOS数字集成电路，功耗主要分为跳变功耗、短路功耗、漏电功耗三部分。跳变功耗由CMOS门的输出端电容充放电产生，短路功耗由电路中信号变换时造成的瞬态开路电流产生，漏电功耗主要是由静电流、漏电流等因素产生。在一个SoC系统芯片中，动态功耗是整体功耗的主要来源。但随着工艺的进步，尤其进入65纳米后，静态功耗所占比例将大幅度提高。

传统上的低功耗技术都是从降低系统的动态功耗入手，通过时钟门控单元对系统的各模块时钟进行控制，当某种应用条件下不需要该模块工作的时候，将该模块的时钟关闭，减少了电路不必要的跳转，降低系统动态功耗。由于在待机模式下，绝大部分模块会长时间不工作，通过电源门控技术将不工作的模块电源关断，降低系统动态功耗的时候同时降低系统静态功耗。保留少部分的电路用于控制整个芯片的低功耗工作方式，处理软件的低功耗请求，使系统进入待机模式，同时当需要系统工作的时候，唤醒整个系统进入工作模式，该部分电路称为功耗管理单元。该技术的特点是功耗管理单元与数字核心区共用一个线性稳压源，当芯片进入待机模式时，关闭线性稳压源给数字核心区的供电，保留给功耗管理单元的供电，使功耗管理单元处于正常工作模式。在待机模式下的线性稳压源仍然工作，本身消耗了很大的功耗。同时功耗管理单元的很大部分逻辑并不处于工作模式，但也依然有电源供电，同样消耗了很大部分功耗。这种低功耗架构可以在一定程度上降低待机模式下的功耗，但芯片并不能得到极低的待机功耗。

实用新型内容

技术问题：本实用新型的目的在于针对现有低功耗芯片架构的不足，提出一种有效的，具有极低待机功耗的芯片。通过采用该芯片，使得芯片在待机模式下消耗极少的功耗，有效延长待机时间。同时有两种唤醒源可供选择，当有唤醒信号时，唤醒系统，重新正常工作。

技术方案：为解决上述技术问题，本实用新型提供了一种具有极低待机功耗的芯片，该芯片包括待机常开区电路，数字核心区电路，实时时钟电路，电平转换电路；

实时时钟电路使用第一电源，数字核心区电路和待机常开机电路使用第二电源；

所述待机常开区电路用于在待机模式的时候处理唤醒请求，唤醒所述芯片，使其进入工作模式；

所述数字核心区电路是芯片的核心，在工作模式的时候该部分电路正常工作；

所述实时时钟电路完成系统时钟的维护、用于产生连续中断以及进行定时，该电路待机模式时仍正常工作；

在实时时钟电路与数字核心区电路之间设有第一电平转换电路，在待机常开区电路与数字核心区电路之间设有第二电平转换电路；

所述第一电平转换电路和第二电平转换电路负责将不同电压域的信号电平进行转换，满足电压域信号电平要求。

优选的，所述待机常开区电路包括待机模式状态机模块，唤醒模块，时钟产生模块，常开区复位模块，常开通用输入输出模块；待机常开区电路由片外3.3V电源供电，在任何情况下均不断电；，待机常开区电路中每个模块均有一个时钟信号，使得该模块正常工作；

所述待机模式状态机用于接收外部的待机请求信号，当接收到进入待机模式的信号时，将工作模式切换到待机模式；

所述唤醒模块用于接收唤醒信号，当其检测到有唤醒信号时，芯片恢复到工作模式；

所述时钟产生模块用于提供待机常开区所有模块的时钟信号；同时在芯片进入待机模式的时候，使用门控时钟技术关闭待机常开区中的除常开通用输入输出模块之外所有模块的时钟；

所述常开区复位模块用于为芯片提供复位信号，完成系统的复位；

所述常开通用输入输出模块用于在待机模式的时候为芯片提供唤醒请求，使芯片进入工作模式。