[实用新型]用于时间测量的电荷流电路、电荷留置电路以及集成电路芯片

说明书

技术领域

本公开内容主要地涉及电子电路，并且更具体地涉及形成一种实现可控地保持用于时间测量的电荷的电路。

背景技术

在许多应用中，希望具有代表在两个事件之间流逝的时间的信息(假设它是准确或者近似测量)。一个应用例子涉及尤其对媒体的访问权的时间管理。

获得代表流逝时间的这一信息常规地需要例如借助电池供电的电子电路的时间测量以免在电路关断时失去信息的跟踪。

将希望具有即使未向电子测量电路供电却仍然操作的时间测量。

例如在专利申请WO2008012459中已经提供一种电子设备，在该电子设备中，通过测量电容存储元件的向它的电介质空间中泄漏的电荷来确定在两个事件之间流逝的时间，该电容存储元件具有与电容性电荷流元件的电极连接的电极。在向设备供电时对存储元件充电，并且当再次向设备供电时测量它在电源中断之后的残留电荷。这一残留电荷视为代表在两个设备供电时间之间流逝的时间。

电荷流元件在它的电介质空间中包括更小厚度的区域，该区域能够通过隧道效应让电荷泄漏。存储元件放电速度与流元件泄漏区域的尺度有关。具体而言，存储元件放电速度随着泄漏区域的厚度减少和/或随着泄漏区域的(俯视)表面增加而增加。

一个弊端在于泄漏区域的尺寸设定在实践中显著地依赖于考虑的技术制造工艺。实际上，电荷留置电路一般集成于包括诸如存储器、逻辑块等其它部件的芯片上。为了避免增加芯片制造成本，尝试形成电荷留置电路而相对于其它部件的制造步骤而言无附加制造步骤。在一些近来的技术工艺中，即使流元件的泄漏区域的表面积减少至最小值，可用来形成泄漏区域的电介质层仍然太薄而无法使存储元件缓慢放电。因而时间测量在缺乏电源时仅可能持续很短时间从而不足以适应多数应用。

实用新型内容

因此，一个实施例提供用于时间测量的电荷流元件，从而克服已知电荷流元件的弊端中的所有或者部分弊端。

另一实施例提供一种无论考虑的技术制造工艺如何都可以形成的泄漏速度低的电荷流元件。

另一实施例提供一种可控用于时间测量的电荷留置电路。

因此，一个实施例提供一种用于时间测量的电荷流电路，该电路包括电串联的多个基本电容性元件，每个基本电容性元件经过它的电介质空间泄漏。

根据一个实施例，每个基本电容性元件包括第一电极、电介质层和第二电极的堆叠，所述电介质层包括能够通过隧道效应让电荷流动的更小厚度的至少一个区域。

根据一个实施例，第一电极形成于集成电路芯片的相同第一传导或者半导体级中，并且第二电极形成于芯片的相同第二传导级中。

根据一个实施例，电介质层包括氧化物-氮化物-氧化物堆叠，更小厚度的区域由硅氧化物制成。

根据一个实施例，第一和第二电极由多晶硅制成。

根据一个实施例，第一电极是半导体衬底的区域，并且第二电极由多晶硅制成。

根据一个实施例，每个基本电容性元件具有范围在1*10^-15与5*10^-15法拉之间的电容。

另一实施例提供一种用于时间测量的电荷留置电路，该电路包括连接到上文提到的类型的电荷流电路的电容电荷存储元件。

根据一个实施例，电容存储元件具有范围在10*10^-12与100*10^-12法拉之间的电容。

根据一个实施例，电荷留置电路还包括连接到存储元件和流电路共有的浮动节点的电容性初始化元件。

根据一个实施例，电容性初始化元件具有范围在10*10^-15与100*10^-15法拉之间的电容。

根据一个实施例，电荷留置电路还包括用于测量存储元件的残留电荷的器件，该器件包括连接到电荷流电路的两个相继电容性元件共有的每个节点的比较器，该比较器能够比较该节点的电压与阈值。

另一实施例提供一种形成于半导体衬底内部和上面的集成电路芯片，该集成电路芯片包括：非易失性存储器单元；包括MOS晶体管的逻辑块；以及上述类型的用于时间测量的电荷留置电路。

将在结合附图对具体实施例的下文非限制描述中具体讨论前述和其它特征及优点。

附图说明

图1是能够可控地保持用于时间测量的电荷的电路的一个例子的电路图；

图2A至2D是示出了方法的步骤的截面图，该方法用于制造用于时间测量的电荷流元件的一个例子；

图3是可控地保持用于时间测量的电荷的电路的一个实施例的电路图；