[实用新型]一体式IP输入SDI输出解码器

说明书

技术领域

本实用新型涉及一种解码器，具体地说，是涉及一体式IP输入SDI输出解码器。

背景技术

SDI是数字串行 (serial digital interface)的首字母缩写，其SDI信号通过SDI接口进行输出。数字串行接口是把数据字的各个比特以及相应的数据通过单一通道顺序传送的接口。由于数字串行信号的数据率很高，并且SDI接口不能直接传送压缩数字视频信号，数字录像机、硬盘等设备记录的压缩信号重放后，必须经解压并经SDI接口输出才能进入SDI系统，因此，在传送前必须经过处理。

目前，输出SDI信号的解码器有很多，但都是通过接收来自ASI接口或射频接口的信号，该类型的解码器并不具备直接接收IP数据的能力。要将IP视频流解码为SDI输出通常都需要两台设备才能完成，其中一台用于接收IP并将对其依次进行IP包头、UDP包头以及RTP包头解析后，分离出TS流后输出，另外一台则是接收该TS流并将其转换为SDI后进行输出。

该种将输入IP转换为SDI输出的技术手段虽然可以达到IP输入SDI输出的目的，但是其由于需要两台设备配合使用才能实现特定的功能，任意一台设备都不可或缺，故其需要投入的成本较高，并且两台设备配合使用也会导致延时的增加。因此，现有的操作方式已经无法满足用户的需求，必须针对现有的技术进行改进。

实用新型内容

本实用新型的目的在于提供一种一体式IP输入SDI输出解码器，主要解决现有技术由于需要两台设备配合使用才能实现需要的功能而造成成本高、延时增加的问题。

为了实现上述目的，本实用新型采用的技术方案如下：

一体式IP输入SDI输出解码器，包括物理接口收发器和并串变换器，还包括输入端通过内部嵌有RTP/UDP/IP解析模块的FPGA与所述物理接口收发器的输出端相连、而输出端也通过该FPGA与并串变换器的输入端相连的MPEG2/H.264解码器。

进一步地，所述FPGA还包括分别与物理接口收发器和RTP/UDP/IP解析模块相连的10/100/1000M三倍速以太网媒体接入控制器，与RTP/UDP/IP解析模块相连的ARP服务器，以及输入端与MPEG2/H.264解码器的输出端相连、输出端与并串变换器的输入端相连的音频加嵌器；所述MPEG2/H.264解码器的输入端与RTP/UDP/IP解析模块相连。

再进一步地，为了实现本实用新型输入IP信号并输出SDI信号的功能，所述MPEG2/H.264解码器包括用于将FPGA的输出信号进行解码的MPEG2/H.264解码芯片，以及用于将MPEG2/H.264解码芯片的输出信号传输至音频加嵌器的数字视频接口和音频接口。

具体地说，所述数字视频接口为DVO数字视频接口，而所述的音频接口则为PCM接口。

为便于显示视频节目的实时信息，供用户根据自身需要对该信息进行设置和筛选，本实用新型还包括与所述MPEG2/H.264解码器相连的显示控制器。

本实用新型的工作原理为：IP网络发送端向本实用新型发送ARP请求，APR服务器根据请求向IP网络发送端发送本机的MAC地址，然后IP网络发送端根据接收到的MAC地址，向本实用新型中的FPGA传输压缩数字视频的传输流；该压缩数字视频的传输流以TS OVER IP传输流的形式传输至FPGA中的RTP/UDP/IP解析模块，该RTP/UDP/IP解析模块对接收到的TS OVER IP传输流依次进行IP包头、UDP包头以及RTP包头解析后，分离出TS流，然后将其输送至MPEG2/H.264解码器中进行解码；解码后，MPEG2/H.264解码器通过DVO数字视频接口向FPGA中的音频加嵌器输出解压后的数字视频的视频信号，同时通过PCM接口向音频加嵌器输出解压后的数字视频的音频信号，视频信号和音频信号传输至音频加嵌器后，该音频加嵌器对视频信号进行音频加嵌处理；最后再将处理后的视频信号传输到并串变换器中进行并串变换形成SDI信号，然后输出。

与现有技术相比，本实用新型具有以下有益效果：