[实用新型]一体式IP输入SDI输出解码器有效
| 申请号： | 201220427323.5 | 申请日： | 2012-08-27 |
| 公开（公告）号： | CN202721772U | 公开（公告）日： | 2013-02-06 |
| 发明（设计）人： | 王涛;雷方燕 | 申请（专利权）人： | 王涛 |
| 主分类号： | H04N21/6437 | 分类号： | H04N21/6437;H04N21/438;H04N7/26 |
| 代理公司： | 成都顶峰专利事务所(普通合伙) 51224 | 代理人： | 成实 |
| 地址： | 621000 四川省绵*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 体式 ip 输入 sdi 输出 解码器 | ||
1.一体式IP输入SDI输出解码器，包括物理接口收发器和并串变换器，其特征在于：还包括输入端通过内部嵌有RTP/UDP/IP解析模块的FPGA与所述物理接口收发器的输出端相连、输出端则通过该FPGA与所述并串变换器的输入端相连的MPEG2/H.264解码器。
2.根据权利要求1所述的一体式IP输入SDI输出解码器，其特征在于：所述FPGA还包括分别与物理接口收发器和RTP/UDP/IP解析模块相连的10/100/1000M三倍速以太网媒体接入控制器，与RTP/UDP/IP解析模块相连的ARP服务器，以及输入端与MPEG2/H.264解码器的输出端相连、输出端与并串变换器的输入端相连的音频加嵌器；所述MPEG2/H.264解码器的输入端与RTP/UDP/IP解析模块相连。
3.根据权利要求2所述的一体式IP输入SDI输出解码器，其特征在于：所述MPEG2/H.264解码器包括用于将FPGA的输出信号进行解码的MPEG2/H.264解码芯片，以及用于将MPEG2/H.264解码芯片的输出信号传输至音频加嵌器的数字视频接口和音频接口。
4.根据权利要求3所述的一体式IP输入SDI输出解码器，其特征在于：所述数字视频接口为DVO数字视频接口，而所述的音频接口则为PCM接口。
5.根据权利要求3或4所述的一体式IP输入SDI输出解码器，其特征在于：还包括与所述MPEG2/H.264解码器相连的显示控制器。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于王涛，未经王涛许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201220427323.5/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一次性使用自毁式安全采血器
- 下一篇：评判灵长类动物智力的前置训练系统
