[实用新型]具中介层的封装基板及其封装结构

说明书

技术领域

本实用新型是关于一种封装基板及封装结构，详而言之，其涉及一种具中介层的封装基板及其封装结构。

背景技术

如图1A所示，为现有覆晶式封装结构的剖视示意图，该封装结构的工艺先提供一具有核心板102、第一表面10a与第二表面10b的双马来醯亚胺-三氮杂苯(Bismaleimide-Triazine,BT)封装基板10，且于该封装基板10的第一表面10a具有多个覆晶焊垫100；再借由焊料凸块11电性连接半导体芯片12的电极垫120；接着，于该封装基板10的第一表面10a与该半导体芯片12之间形成底胶17，以包覆该焊料凸块11；又于该封装基板10的第二表面10b具有多个植球垫101，以借由焊球13电性连接例如为印刷电路板的另一外部电子装置(未表示于图中)。

然而，为了增进该半导体芯片12的电性效能，故于该半导体芯片12的后端工艺(Back-End Of Line,BEOL)中通常将采用超低介电系数(Extreme low-k dielectric,ELK)或超低介电常数(Ultra low-k,ULK)的介电材料，但该low-k的介电材料为多孔且易脆的特性，以致于当进行覆晶封装后，在信赖度热循环测试时，将因该封装基板10与该半导体芯片12之间的热膨胀系数(thermal expansion coefficient,CTE)差异过大，导致该焊料凸块11所形成的接点易因承受不住热应力而产生断裂，甚至造成该半导体芯片12发生破坏，而降低产品可靠度。

再者，随着电子产品更趋于轻薄短小及功能不断提升的需求，该半导体芯片12的布线密度愈来愈高，以奈米尺寸作单位，因而各该电极垫120之间的间距变得更小；然而，现有封装基板10的覆晶焊垫100的间距是以微米尺寸作单位，而无法有效缩小至对应该电极垫120的间距的大小，导致虽有高线路密度的半导体芯片12，却未有可配合的封装基板10，以致于无法有效生产电子产品。

另外，随着半导体封装技术的演进，半导体装置已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂堆加多个封装结构以形成封装堆栈(Package on Package，POP)结构，此种封装方式能发挥系统封装(SiP)异质整合特性，可将不同功用的电子组件，例如：内存、中央处理器、绘图处理器、影像应用处理器等，借由堆栈设计达到系统的整合，适合应用于轻薄型各种电子产品。

如图1B所示，现有封装堆栈结构是将第二封装结构2b叠设于第一封装结构2a上。该第一封装结构2a包含具有相对的第一及第二表面21a,21b的第一基板21、及设于该第一表面21a上且电性连接该第一基板21的第一电子组件20。该第二封装结构2b包含具有相对的第三及第四表面22a,22b的第二基板22、及设于该第三表面22a上且电性连接该第二基板22的第二电子组件25。此外，于该第一基板21的第一表面21a上形成焊球210，以使该第二基板22的第四表面22b借由该焊球210叠设且电性连接于该第一基板21上。此外，该第一基板21的第二表面21b上具有植球垫212以供结合焊球24，且该第一及第二电子组件20,25为主动及/或被动组件，并以覆晶方式电性连接基板，且借由底胶23充填于第一及第二电子组件20,25与第一基板21及第二基板22间，以形成覆晶接合。

然而，现有封装堆栈结构是借由焊锡球堆栈两封装结构，该焊锡球的尺寸变异不易控制，因而容易造成该两封装结构之间呈倾斜接置、共平面性不良，甚致于产生接点偏移等问题。此外，当堆栈的高度需增加时，该焊锡球的直径需增加，导致该焊锡球所占用的封装基板表面积增加，因而使封装基板表面上的布线与电子组件布设的空间受到压缩而影响堆栈焊垫(PoP pad)间距无法持续微缩。此外，此结构中该焊锡球的体积增加后，将容易产生桥接现象，此外，对于以覆晶方式接置半导体芯片的封装基板而言，于封装过程面临覆晶焊垫区底胶(underfill)溢胶容易污染该些堆栈焊垫的表面等问题，而致产品的良率损失。

因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。

实用新型内容

鉴于上述现有技术的缺点，本实用新型所公开的一种具中介层的封装基板及其封装结构能达到线距持续微缩与降低封装应力的目标。