[实用新型]高压BCD工艺中高压器件的隔离结构

说明书

技术领域

本实用新型涉及一种高压BCD工艺中高压器件的隔离结构，尤其涉及一种1200V量级的高压BCD工艺中高压器件的隔离结构。

背景技术

BCD工艺是一种单片集成工艺技术，这种技术能够在同一芯片上制作Bipolar、CMOS和DMOS器件，简称为BCD工艺。由于BCD工艺综合了以上三种器件各自的优点，这使BCD工艺成为集成电路的主流工艺技术。BCD工艺技术已经发展了多年，有许多成熟的工艺方案。BCD工艺可以对于不同的电路选择不同的器件来达到相应电子电路器件的最优化，实现整个电路的低功耗、高集成度、高速度、高驱动能力的要求。BCD工艺是电源管理、显示驱动、汽车电子等IC制造工艺的上佳选择，具有广阔的市场前景。

随着国家节能降耗力度的加大，大功率半导体分立器件产业保持着持续、快速、稳定的发展，产业规模不断壮大，以高压集成电路为核心高压功率开关器件的电力电子功率模块和组件获得了越来越广泛的应用，现正沿着高电压、高功率、高密度三个不同研究方向发展。其中应用于三相交流380V或440V、480V供电的变频电机驱动回路中的高压集成电路，就是采用1200V高压BCD工艺产品。对于1200V高电压BCD工艺，除了关键的1200V高压LDMOS器件的开发外，还必须开发具有能使这些高压器件所在外延岛能得到有效隔离的隔离结构，同时，还必须考虑到这些高压器件铝布线上的高压对硅表面所引起的寄生效应，如1200V器件铝布线和硅表面的寄生开启电压也必须大于1200V。

实用新型内容

本实用新型要解决的技术问题是提供一种高压BCD工艺中高压器件的隔离结构，使BCD高压器件所在外延岛能得到有效隔离，并提高BCD工艺中高压器件如LDMOS晶体管等器件的击穿电压，而且在最小场氧化层的厚度下，使高压器件铝布线和硅表面的寄生开启电压可以达到1200V以上，从而改善整个高压BCD工艺硅表面氧化层台阶的平坦度，提高产品的可靠性。

为解决上述技术问题，本实用新型提供了一种高压BCD工艺中高压器件的隔离结构，包括：

具有第一掺杂类型的半导体衬底；

具有第二掺杂类型的外延层，位于所述半导体衬底上，所述第一掺杂类型和第二掺杂类型相反；

具有第一掺杂类型的隔离区，贯穿所述外延层并延伸至所述半导体衬底内，所述隔离区的掺杂浓度与所述外延层的掺杂浓度为同一数量级；

场氧化层，位于所述隔离区上。

可选地，所述高压器件在击穿时所述隔离区和所述高压器件所在的外延岛电荷完全耗尽，所述外延岛指的是相邻隔离区之间的外延层。

可选地，所述场氧化层的厚度为

可选地，所述外延层为叠层结构。

可选地，所述外延层为2层的叠层结构，包括相叠的第一外延层和第二外延层。

可选地，所述第一外延层的厚度为3.0~15.0μm，电阻率为1.0~10Ω·cm；所述第二外延层的厚度为3.0~15.0μm，电阻率为1.0~4.0Ω·cm。

可选地，所述第一掺杂类型为P型，第二掺杂类型为N型。

可选地，所述隔离结构还包括：

具有第一掺杂类型的隔离表面区，位于所述场氧化层下的外延层表面。

与现有技术相比，本实用新型具有以下优点：

本实用新型实施例的高压BCD工艺中高压器件的隔离结构中，隔离区的掺杂浓度与外延层的掺杂浓度为同一数量级，使得隔离区之间的外延岛的浓度与隔离区接近平衡状态，在器件高压击穿时隔离区和高压器件所在的外延岛电荷接近完全耗尽，使得外延岛上的高压器件击穿点发生在纵向外延结面上，因此可以提高诸如LDMOS晶体管等器件的击穿电压。

进一步地，本实用新型实施例中的隔离区的掺杂浓度比常规隔离结浓度低，载流子浓度相应也较低，而且在器件高压击穿时隔离区中的电荷接近耗尽，由MOS电容CV理论可知，当载流子浓度较小时，在相同开启电压下，MOS电容的氧化层厚度较薄，例如在1200V量级高压BCD工艺中，高压器件铝布线下的场氧化层厚度可以较小，隔离结构仍然能够承受1200V的寄生击穿耐压，从而改善整个高压BCD工艺硅表面氧化层台阶的平坦度，提高产品的可靠性。