[实用新型]树脂包封的半导体器件

说明书

相关申请的交叉引用 

本申请基于并要求在2011年9月7日提交的在先的日本专利申请2011-195056的优先权，通过引用将其全部内容并入到本文中。 

技术领域

本文中描述的示例性实施例一般涉及树脂包封的（resin-encapsulated）半导体器件。 

背景技术

在树脂包封的半导体器件中，在模树脂（mold resin）与半导体芯片之间存在大的热膨胀系数差异。出于该原因，由于外部环境改变或通电而产生的热，会诱导热应力，并且该应力从模树脂施加到半导体芯片。 

上述应力主要被施加到半导体芯片的拐角部分。 

这样的应力向半导体芯片的施加会导致以下问题：半导体芯片的上层金属会具有诸如金属断裂或剥脱的问题。 

实用新型内容

本申请的一个目的是解决如下问题：半导体芯片的上层金属会具有由从模树脂施加到半导体芯片的应力引起的诸如金属断裂或剥脱的问题。 

根据一个实施例，一种树脂包封的半导体器件包括基底、设置在所述基底上的半导体芯片、设置在所述基底上且在所述半导体芯片外侧的应力缓和构件，每个所述应力缓和构件缓和施加到所述半导体芯片的应力。 

根据实施例，在半导体芯片的所有拐角外侧设置应力缓和构件能够缓 和从模树脂施加到半导体芯片的拐角的应力。这使得半导体芯片的上层金属较不可能具有诸如断裂或剥脱的问题。 

附图说明

图1为示出了根据实施例的半导体器件的配置实例的示意性平面图； 

图2为施加到根据实施例的半导体芯片的应力的说明图； 

图3为示出了根据实施例的半导体器件中的应力分布的示意性截面图； 

图4为示出了根据实施例的半导体器件的应力缓和构件的形状的另一实例的示意性平面图； 

图5为示出了根据实施例的半导体器件的应力缓和构件的形状的又一实例的示意性平面图；以及 

图6为示出了根据实施例的半导体器件的应力缓和构件的形状的再一实例的示意性平面图。 

具体实施方式

下面将参考附图描述实施例。 

注意，在附图中使用相同的参考标号表示相同或对应的部分，将不再重复对该相同或相应部分的描述。 

图1为示出了根据实施例的半导体器件的配置实例的示意性平面图。该实施例的半导体器件被模树脂包封。图1示出了在树脂包封之前的半导体器件。 

该实施例的半导体器件包括半导体芯片1、其上设置有半导体芯片1的基底2、以及应力缓和构件3，该应力缓和构件3被分别设置在半导体芯片1的所有拐角外侧的基底2上并被配置为缓和在树脂包封后从模树脂施加到半导体芯片1的应力。 

基底2在引线框架情况下为底座（bed），在GBA（球栅阵列）情况下为布线板，等等。 

应力缓和构件3被设置在半导体芯片1的所有拐角的外侧，而应力缓和构件3的每个对角对在半导体芯片1的对角线的延长线上彼此相对。应力缓和构件3分别沿半导体芯片1的两个邻接的边（adjacent side）平行地延伸。此外，延伸部分并不限制于平行。在每对延伸部分之间可设有角度。同时，应力缓和构件3被设置为垂直于基底2。以该方式，可以抑制由模树脂因膨胀等而位移所造成的对半导体芯片1的应力施加。此外，从几乎完全覆盖拐角的观点，应力缓和构件3可被设置为较靠近半导体芯片1的每个拐角。 

在基底2为引线框架的底座的情况下，应力缓和构件3可以通过在引线框架的制造过程期间的压制成形而形成。在基底2为布线板的情况下，应力缓和构件3可被预先制造并以与半导体芯片1相同的方式通过粘合剂而被安装到基底2上。此外，基底2中的在其上设置半导体芯片1的部分的高度可以不同于基底2中的在其上设置应力缓和构件3的另一部分的高度。 

图2示出了在树脂包封之后应力如何从模树脂施加到半导体芯片1。 

从模树脂施加的应力S集中在半导体芯片1的拐角上。此外，应力S的施加方向为半导体芯片1的对角线的方向。 

该实施例具有在半导体芯片1的对角线的延长线上的应力缓和构件3，从而可以减小对半导体芯片1施加的应力。 

图3为该实施例的半导体器件的拐角附近的局部截面图。 

在这里，每个应力缓和构件3被形成为所具有的高度h1大于半导体芯片1的高度h2。