[实用新型]基于负微分电阻特性的混合SETCMOS D触发器

说明书

技术领域

本实用新型涉及集成电路技术领域，特别是一种基于负微分电阻特性的混合SETCMOS D触发器。

背景技术

当MOS管的特征尺寸随着摩尔定律的发展进入100nm以后，其可靠性及电学特性由于受到量子效应的影响面临着诸多的挑战。数字电路随着MOS管特征尺寸的逐渐缩小，其稳定性和集成度也面临着挑战。单电子晶体管（single-electron transistor, SET）作为新型的纳米电子器件，有望成为MOS管进入纳米领域后的有力替代者。SET由库仑岛、栅极电容及两个隧穿结构成，主要通过栅极电压控制电子隧穿而形成电流，具有超小的尺寸和极低的功耗。此外，单电子晶体管还具备独特的库仑振荡特性及较高的电荷灵敏度等特性，能有效地降低电路的复杂程度。因此，采用SET设计电路是解决目前数字电路面临的困难的有效方案之一。但是，由于SET具有较高传输延迟、较低输出电平的缺点，仅由SET构成的传统电路并不能获得所需的性能，且无法与目前成熟的大规模集成电路相兼容。本实用新型采用SET/CMOS混合的形式，构建了一个基于负微分电阻特性的数字电路-D触发器。

发明内容

本实用新型的目的是提供一种基于负微分电阻特性的混合SETCMOS D触发器，极大的降低了电路的功耗，并提高了电路的集成度。 

本实用新型采用以下方案实现：一种基于负微分电阻特性的混合SETCMOS D触发器，其特征在于，包括：一第一锁存器，其包括一NMOS传输管、具有NDR特性的混合SET/CMOS电路NDR1以及以SET/CMOS为基础的负微分电阻电路SET-MOS1，所述的NDR1和SET-MOS1串联，所述NMOS管的漏极连接至该NDR1和SET-MOS1之间；一第二锁存器，其包括一PMOS传输管、具有NDR特性的混合SET/CMOS电路NDR2以及以SET/CMOS为基础的负微分电阻电路SET-MOS2，所述的NDR2和SET-MOS2串联，所述PMOS管的漏极连接至该NDR2和SET-MOS2之间；以及一缓冲器，所述的第一锁存器经该缓冲器与所述第二锁存器连接。

在本实用新型一实施例中，所述SET-MOS1和SET-MOS2包括一单电子晶体管SET及一NMOS管，所述的NMOS管的源极与单电子晶体管SET的漏极连接，所述NMOS管的漏极与所述单电子晶体管SET的栅极连接，该单电子晶体管SET的漏源两端电压V_ds必须满足|V_ds|<e/C_Σ，其中，C_Σ为总电容，C_Σ=C_g+C_ctrl+C_d+C_s e为元电荷。 

在本实用新型一实施例中，所述NDR1和NDR2包括一单电子晶体管SET及一PMOS管，所述的PMOS管的源极与单电子晶体管SET的源极相连，单电子晶体管SET的栅极与PMOS管的漏极相连，该单电子晶体管SET的漏源两端电压V_ds必须满足|V_ds|<e/C_Σ，其中，C_Σ为总电容，e为元电荷。