[实用新型]半导体封装构造

说明书

技术领域

本实用新型涉及一种半导体封装构造，特别是有关于一种可抗电磁干扰的半导体封装构造。 

背景技术

现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装设计，其中各种不同的系统封装（system in package，SIP）设计概念常用于架构高密度封装产品。一般而言，系统封装可分为多芯片模块（multi chip module，MCM）、封装体上堆叠封装体(package on package，POP)及封装体内堆叠封装体(package in package，PIP)等。所述多芯片模块(MCM)是指在同一基板上布设数个芯片，在设置芯片后，再利用同一封装胶体包埋所有芯片，且依芯片排列方式又可细分为堆叠芯片(stacked die)封装或并列芯片(side-by-side)封装。再者，所述封装体上堆叠封装体(POP)的构造是指先完成一具有基板的第一封装体，接着再于第一封装体的封装胶体上表面堆叠另一完整的第二封装体，第二封装体透过适当转接组件电性连接至第一封装体的基板上，因而成为一复合封装构造。相较之下，所述封装体内堆叠封装体(PIP)的构造则是利用另一封装胶体将第二封装体、转接组件及第一封装体的原封装胶体等一起包埋固定在第一封装体的基板上，因而成为一复合封装构造。 

举例来说，请参照图1所示，其揭示一种现有并列芯片封装的半导体封装结构100，其包含一基板110、一第一封装体120、一第二封装体130、一第一金属壳体140及一第二金属壳体150。其中，所述第一封装体120包含至少一第一芯片121及一第一封装胶体122，所述第一封装胶体122用以包覆保护所述第一芯片121；所述第二封装体130包含至少一第二芯片131及一第二封装 胶体132，所述第二封装胶体132用以包覆保护所述第二芯片131。 

如图1所示，所述基板110具有一承载面111（即上表面）及一讯号输出/输入面112（即下表面），并包含多个焊接点113及多个金属接点114，其中所述第一封装体120及所述第二封装体130固设在所述基板110的所述承载面111上，且所述焊接点113设置在所述承载面111上。此外，所述第一金属壳体140罩住所述第一封装体120，所述第二金属壳体150罩住所述第二封装体130，且所述第一金属壳体140及所述第二金属壳体150是以焊接的方式分别固定在所述基板110的所述焊接点113上，以使所述第一金属壳体140借助所述焊接点113将所述第一芯片121所产生的电磁信号导引至所述基板110的接地处（未绘示），以避免所述第二芯片131被所述第一芯片121的电磁信号所干扰；同理所述第二芯片131也可借助所述第二金属壳体150及所述焊接点113将电磁信号导引至所述基板110的接地处，以避免所述第一芯片121被所述第二芯片131的电磁信号所干扰。 

虽然，图1的半导体封装结构100可以隔绝封装构造中的多个芯片之间的电磁干扰(electromagnetic interference，EMI)，但所述第一金属壳体140及所述第二金属壳体150需要额外开模成型，且所述第一金属壳体140及所述第二金属壳体150是借助焊接的方式分别固定在所述基板110的所述焊接点113上，造成所述所述第一金属壳体140及所述第二金属壳体150与所述焊接点113之间可能发生脱落剥离，因此使得整体的制作过程良率偏低、成本升高。另外，在封装构造上，由于所述金属壳体及所述封装体之间并非密实地贴合而留有间隙，在长期热胀冷缩循环下，也可能会发生水气渗透，因而影响所述半导体封装结构100的产品可靠度及使用寿命。 

故，有必要提供一种半导体封装构造，以解决现有技术所存在的问题。 

实用新型内容

有鉴于此，本实用新型提供一种半导体封装构造，以解决现有电磁干扰隔 绝(EMI shielding)技术所存在的高成本、体积大、结构不稳定、使用寿命短、低良率及芯片之间的高电磁干扰等技术问题。 

本实用新型的主要目的在于提供一种半导体封装构造，其于固设于一基板上的一第一封装区及一第二封装区上披覆一金属层，并将所述基板上的多个接地端设置在所述第一封装区及所述第二封装区之间的间隙处，使所述金属层在所述第一封装区及所述第二封装区之间借助所述接地端进行接地。相较于现有技术，本实用新型确实可以有效效降低电磁干扰，进而提高半导体封装构造的品质稳定性。 

为达成本实用新型的前述目的，本实用新型提供一种半导体封装构造，其中所述半导体封装构造包含：