[发明专利]一种等离子显示屏低放电缺陷的修复方法

说明书

技术领域

本发明涉及等离子显示屏的生产工艺，尤其是生产过程中对等离子显示屏低放电进行修复的方法。

背景技术

目前，等离子显示屏（简称为屏）的制作工艺已经达到大量产生产的要求，在目前业界内广泛采用的制作前介质绝缘层（FD）、后介质绝缘层（RD）、存储障壁（BR）、荧光粉(PH)、MgO保护层的过程是首先使用喷涂法在玻前工序加工的基板上喷涂一层浆料，通过干燥、烧结等工序形成我们需要的保护介质、存储障壁或发光荧光粉，然后通过蒸镀实现MgO的制作。在这些工序的产品制作过程中，不可避免地会产生厚度不均的缺陷，此类缺陷可能导致屏点亮时出现低放电缺陷。为控制产品质量，提高产品良品率，就需要对这些缺陷进行检查和修复。检查修复工序主要包括：外观检查、缺陷复查及缺陷修复。

现有的低放电修复工艺主要针对屏在组装模组之后的等离子组装后显示屏出现的低放电缺陷，通过对等离子组装后显示屏上的模组在等离子屏各个单元的维持电极、扫描电极及寻址电极上施加一定的电压进行亮度调整，当屏出现低放电时，调整所述电压的波形完成低放电修复，例如更改所述电压波形中高频波形的时间位置进行修复。此方法只能对导致低放电的驱动电路进行调试修复并不能解决屏本身结构造成的低放电缺陷，一旦确定是由屏本身结构造成低放电时只能将该等离子电视作报废处理。

本文所说的模组工序就是为屏加上驱动电路单元、整机背板等组件，使其成为一个能够显示各种画面图像的等离子组装显示屏。所述封排工序，是指将等离子显示屏前后基板进行封接，同时排出前后基板之间的空气，注入放电气体等过程。

发明内容

本发明的目的是针对现有技术的不足，提供一种能有效降低浪费，节省成本的等离子显示屏低放电缺陷修复的方法。

本发明公开的一种等离子显示屏低放电缺陷的修复方法是这样的：在等离子显示屏的封排工序及模组工序之间包括以下工艺步骤：

步骤1：对屏进行第一次老炼：在屏的各个单元格中位于同侧的维持电极与扫描电极之间施加第一波形电压，在位于对侧的维持电极与扫描电极之间施加第二波形电压；所述第一波形电压为正脉冲与负脉冲交替出现的波形，每个正脉冲的上升沿上叠加有至少一个周期的正弦波或准正弦波，且第一波形电压中的负脉冲的波形为所述正脉冲依次经过X轴镜像、Y轴镜像后所得的波形；第二波形电压与第一波形电压的幅值与周期均相同，相位差为180°；

步骤2：检测屏是否存在低放电现象：若存在，执行步骤3，否则进入后续模组工序；

步骤3：对屏进行再次老练：在屏的各个单元格中位于同侧的维持电极与扫描电极之间施加第三波形电压，在位于对侧的维持电极与扫描电极之间施加第四波形电压；所述第三波形电压为正脉冲与负脉冲交替出现的波形，且每个脉冲的上升沿上叠加有至少一个周期的正弦波或准正弦波，且第三波形电压中的负脉冲的波形为其正脉冲依次经过X轴镜像、Y轴镜像后所得的波形；所述第三波形电压与第四波形电压幅值与周期均相同，相位差为180°；且第三波形电压中每个脉冲的正弦波或准正弦波的正峰值高于第一波形电压每个脉冲的正弦波或准正弦波的正峰值，第三波形电压中每个脉冲的正弦波或准正弦波的负峰值低于第一波形电压每个脉冲的正弦波或准正弦波的负峰值，第三波形电压中每个脉冲的上升时间短于第一波形电压中每个脉冲的上升时间；然后执行步骤4；

步骤4：检测屏是否仍然存在低放电现象：若存在，将屏报废，否则进入后续模组工序。

优选的，所述第一波形电压中每个脉冲：上升时间为500~700ns，上升时间中的准正弦波的正峰值小于持续电压的20%，上升时间中的准正弦波负峰值的绝对值为持续电压的20%；占空比为20~25%，持续电压为230~340V；下降时间为900~1100ns，在下降沿后存在至少一个周期的正弦波或准正弦波，所述下降沿后的正弦波或准正弦波的负峰值的绝对值小于持续电压的10%。

优选地，所述第一波形电压频率为30K~35KHz，所述第一次老练时间持续4~5小时。

优选地，所述第三波形电压中每个脉冲：上升时间为300~600ns，上升时间中的准正弦波的正峰值为持续电压的25~35%，上升时间中的准正弦波负峰值的绝对值为持续电压的25~45%；占空比为20~25%，持续电压为240~370V；下降时间为900~1100ns，在下降沿后存在至少一个周期的正弦波或准正弦波，所述下降沿后的正弦波或准正弦波的负峰值的绝对值小于持续电压的10%。

优选地，第三波形电压频率为30K~45KHz，所述再次老练时间持续2~3小时。