[发明专利]内埋式电子元件封装结构

说明书

技术领域

本发明是有关于一种封装结构，且特别是有关于一种内埋式电子元件封装结构。

背景技术

半导体元件日益复杂，而至少部分的原因是源于使用者对于增加处理速度（processing speed）与缩小元件尺寸的需求。虽然增加处理速度与缩小元件尺寸的好处相当显著，但是这些半导体元件的特性亦会产生问题。特别是，较高的时钟速度（clock speed）会使信号准位（signal level）转换的频率增加，以致于频率较高或波长较短的电磁发射（electromagnetic emission）强度增加。电磁发射可从源半导体元件（source semiconductor device）辐射而出并入射邻近的半导体元件。若是对邻近的半导体元件的电磁发射强度够高，则电磁发射会不利于（邻近的）半导体元件的运作。此现象有时被称为电磁干扰（electromagnetic interference，EMI）。尺寸较小的半导体元件会使电磁干扰的问题更加严重，因为这些（尺寸较小的）半导体元件会以较高的密度配置于电子系统中，以致于邻近的半导体元件接收到较强且不希望得到的电磁发射。

减少电磁干扰的一种方法是在半导体元件封装中屏蔽一组半导体元件。特别是，可借由在封装体外部加装接地的导电罩体（casing）或是导电壳体（housing）来达到屏蔽的效果。当由封装体内部辐射出的电磁发射照射到罩体的内表面时，至少部分的电磁发射可被电性短路，以降低可穿透罩体且不利于邻近的半导体元件的电磁发射强度。相同地，当由邻近的半导体元件辐射出的电磁发射照射到罩体的外表面时，会发生相似的电性短路以降低封装体中的半导体元件所受到的电磁干扰。

然而，虽然导电罩体可减少电磁干扰，但是使用导电罩体会有许多缺点，例如：罩体一般是借由粘着剂而固定在半导体元件封装的外部，由于粘着剂的接合性会受到温度、湿度以及其他环境因素的影响而降低，罩体因而容易剥离或脱落。再者，罩体的尺寸与形状以及封装体的尺寸与形状需相互配合，因此，不同尺寸与形状的半导体元件封装需要搭配不同的罩体，以容纳不同的封装体，而这会进一步地增加制作成本与时间。更重要的是，罩体罩覆于半导体元件封装的外部增加了封装体的体积，使封装体积无法有效缩小，且此种罩体无法应用于封装密度较高的内埋式电子元件封装结构，有违市场对于电子产品轻薄短小、高密度及功能整合的需求。

发明内容

本发明的目的在于，克服现有的内埋式电子元件封装结构，而提供一种内埋式电子元件封装结构，所要解决的技术问题是，其封装体积小且具有电磁屏蔽的功能。

本发明提出一种内埋式电子元件封装结构，其包括核心层、电子元件、第一介电层、第二介电层、核心层、屏蔽金属层以及多个导通孔。核心层包括第一表面、相对第一表面的第二表面及贯穿核心层的容置槽。电子元件位于容置槽内。容置槽包括内表面，面向电子元件。第一介电层设置于第一表面上，并填入部份的容置槽中且覆盖电子元件的一侧。第二介电层设置于第二表面上，并填入剩下的容置槽中且覆盖电子元件的另一侧。第一及第二介电层包覆电子元件。屏蔽金属层至少包覆核心层的内表面。导通孔分别配置于第一介电层及第二介电层内，并分别由第一及第二介电层的外表面延伸至屏蔽金属层。

在本发明的一实施例中，上述的屏蔽金属层由内表面分别延伸覆盖部份的第一表面及第二表面。第一导通孔分别由第一介电层及第二介电层的外表面延伸至位于第一表面及第二表面上的屏蔽金属层。

在本发明的一实施例中，上述的内埋式电子元件封装结构更包括多个导电材，分别填充于第一导通孔内。

在本发明的一实施例中，上述的第一导通孔包括激光盲孔（laser via）。

在本发明的一实施例中，上述的内埋式电子元件封装结构更包括多个第二导通孔。电子元件更包括多个接垫，面对第二介电层设置。第二导通孔由第二介电层延伸至接垫。

在本发明的一实施例中，上述的内埋式电子元件封装结构更包括多个导电材，分别填充于第二导通孔内。

在本发明的一实施例中，上述的第二导通孔包括激光盲孔（laser via）。

在本发明的一实施例中，上述的内埋式电子元件封装结构更包括粘着层，填充于接垫之间。

在本发明的一实施例中，上述的电子元件包括半导体芯片。

在本发明的一实施例中，上述的介电层的材质包括半固化树脂（prepreg，PP）。