[发明专利]一种高压半导体器件的终端结构及制备方法

说明书

技术领域

本发明涉及半导体器件制造领域，尤其涉及一种利用场板提高横向或纵向高压半导体器件耐压的终端结构及其制备方法。

背景技术

随着人们对功率半导体器件模块的不断研究和开发，市场上出现了可关断晶闸管(Gate Turn-Off Thyristor, GTO)、双扩散金属-氧化物-半导体场效应晶体管(Double-diffused MOSFET, DMOS），绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor, IGBT)等多种功率器件，其性能越来越好，应用也越来越广泛。功率集成电路的销售额呈现出逐年大幅递增趋势，已经渗透到了工业和消费市场的诸多领域。一个功率器件的性能指标，主要可以从击穿电压、最大电流、最大功率、导通电阻、面积、速度等多个角度来评判。在实际应用中，针对不同性能指标的要求，可以选择合适的功率器件。

为了提高器件的击穿电压，一般可以采用使用场板或场限环等常用终端技术，或通过扩大结深来增加PN结拐角处的曲率半径，以减小峰值电场强度。图1是现有技术中高压半导体器件的终端结构。通常情况下，对于连接于半导体表面的场板，如图1所示，包括：第一导电类型的半导体衬底11，位于半导体衬底11内的第二导电类型的掺杂区12，位于半导体衬底表面部分区域的隔离介质层13，以及位于所述掺杂区12表面的电极15和所述隔离介质层21表面部分区域上的场板14，所述电极15与所述场板14相连。该终端结构提高耐压的理论解释如下：为便于描述，选取第一导电类型为P型、第二导电类型为N型，以P型衬底、N+掺杂引出的二极管结构为例，引入场板，场板与P区表面发生耦合，一部分电力线从场板出发终止于P区表面，影响P区表面的电势，即相当于附加电荷的作用。附加电荷引起的电场一方面使耗尽区向体内推进，一方面等效于在原有的横向PN结耗尽区附近的表面电场上叠加了方向相反的一个电场，从而降低了本身PN结表面区域的电场强度。但是，在场板外边界下方对应的P区半导体表面，由于附加电荷引起的电场在此处的叠加效果会导致产生一个尖峰电场。通过调整场板的宽度，使得场板引起的尖峰电场和PN结电场强度一致，即可取得最理想的耐压效果。

为了进一步提高器件的耐压能力，需使场板下方的半导体耗尽区尽可能承担大的电压，理论上必须使该区域范围内的电场强度都达到或接近临界电场强度。一种满足上述要求的结构是将介质层做成斜坡状，形成斜坡金属场板。一般的，通过在介质层表面形成一层易腐蚀层，光刻打开窗口后，利用腐蚀溶液的选择比，即腐蚀上层介质层的速率大于腐蚀下层的速率，形成斜坡介质层结构，参考专利号为CN1181562C，CN101752208A的中国专利。或者也可以利用灰度光刻技术，形成曲面斜坡介质层结构，参考美国专利US2004/0129993A1。但是，形成斜坡介质层的工艺难度和复杂度都更高一些。另外，也可以采用多层结构，让部分场板有上下交叠区域，使场板之间存在耦合作用，进一步调整电场分布，参考中国专利CN 200610138829.3。然而这种结构需要经过多次介质层和金属层的淀积、光刻、刻蚀，给工艺制备带来了一定程度的复杂性。

发明内容

为克服上述问题， 本发明的目的在于提供一种工艺简单的提高耐压能力的高压半导体器件的终端结构及其制备方法。

本发明提供一种高压半导体器件的终端结构，包括：第一导电类型的半导体衬底，位于所述半导体衬底内的第二导电类型的掺杂区，位于所述半导体衬底表面部分区域上的隔离介质层，以及位于所述掺杂区表面的引出电极和所述隔离介质层表面部分区域上的场板，所述电极与所述场板相连，其特征在于，所述场板下方的隔离介质层包含凹槽结构。

优选地，所述凹槽被所述场板覆盖住。

优选地，所述隔离介质层的厚度范围为0.1～3μm。

优选地，所述凹槽的深度是所述隔离介质层厚度的1/4～3/4。

优选地，所述凹槽的宽度与所述凹槽的深度之比值为1/2～2。

本发明还提供一种高压半导体器件的终端结构的制备方法，包括：

步骤S01：提供第一导电类型的半导体衬底；

步骤S02：在所述衬底表面形成隔离介质层；

步骤S03：在所述隔离介质层的部分区域内经光刻、刻蚀形成凹槽结构；

步骤S04：经光刻、刻蚀，在所述衬底表面定义电极引出区；

步骤S05：在所述衬底内形成第二导电类型的掺杂区；

步骤S06：分别在所述掺杂区的表面和所述隔离介质层表面部分区域上形成电极和场板。