[发明专利]一种阵列基板

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板。

背景技术

为了对显示装置的显示区域进行测试，在显示装置的阵列基板上设置有短路棒，通过短路棒将测试电路输出的测试信号发送给阵列基板上的栅线/数据线，以对像素阵列区的显示区域进行测试。

随着技术的发展，显示装置正朝着窄边框方向发展。也就是说，在阵列基板的像素阵列区之外，留给测试电路的区域越来越窄，导致测试电路难于设计实现。

发明内容

本发明的目的是提供一种阵列基板，以解决上述技术问题。

本发明的目的是通过以下技术方案实现的：

一种阵列基板，包括基板、和位于所述基板上的像素阵列，所述像素阵列包括多条栅线、与所述多条栅线绝缘交叉的多条数据线，和位于所述栅线和所述数据线交叉处的像素单元，所述像素单元包括薄膜晶体管TFT和像素电极，

所述像素阵列外围的P行像素单元为虚拟像素；

所述阵列基板还包括M个第一类测试端子和N个第二类测试端子，P、M、N均为大于等于1的整数；

所述虚拟像素中TFT的栅极与所述第一类测试端子电连接；所述虚拟像素中TFT的漏极/源极与所述第二类测试端子电连接。

本发明实施例提供的阵列基板，使用虚拟像素代替短路棒，节省了面板空间。取消短路棒节省出的面板空间可以用于设计测试电路，从而使得在窄边框上设计测试电路易于实现。

附图说明

图1为本发明第一个实施例提供的阵列基板结构示意图；

图2为本发明第二个实施例提供的阵列基板结构示意图；

图3为本发明第三个实施例提供的阵列基板结构示意图；

图4为本发明第四个实施例提供的阵列基板结构示意图；

图5为本发明第五个实施例提供的阵列基板结构示意图；

图6为本发明第六个实施例提供的阵列基板结构示意图；

图7为本发明第七个实施例提供的阵列基板结构示意图；

图8为本发明第八个实施例提供的阵列基板结构示意图；

图9为本发明第九个实施例提供的阵列基板结构示意图；

图10为本发明第十个实施例提供的阵列基板结构示意图；

图11为本发明第十一个实施例提供的阵列基板结构示意图。

具体实施方式

本发明实施例提供一种阵列基板，包括基板，位于该基板上的像素阵列、M个第一类测试端子、和N个第二类测试端子。其中，像素阵列包括多条栅线、与多条栅线绝缘交叉的多条数据线，和位于栅线和数据线交叉处的像素单元。像素阵列外围的P行像素单元为虚拟像素，P、M、N均为大于等于1的整数。

像素单元包括TFT（薄膜晶体管）和像素电极。其中，像素单元中TFT的栅极与对应的栅线电连接，像素单元中TFT的源极/漏极与对应的数据线电连接，像素单元中TFT的漏极/源极与同一像素单元中的像素电极连接。另外，虚拟像素中TFT的栅极与第一类测试端子电连接；虚拟像素中TFT的漏极/源极与第二类测试端子电连接。

本发明实施例中，可以将像素阵列划分为显示区域和虚拟像素区域。阵列基板形成显示装置后，参与图像显示的像素即为显示像素，不参与图像显示的像素为虚拟像素，通常虚拟像素被黑矩阵遮住。在显示装置中，虚拟像素通常位于像素阵列外围，并且被黑色矩阵遮住，这样虚拟像素就不能参与显示。所谓的像素阵列外围的像素即是指位于像素阵列边缘的像素，可以是一行或多行像素，也可以是一列或多列像素。

本发明实施例中，第一类测试端子和第二类测试端子可以但不仅限于由衬垫（PAD）实现。

本发明实施例提供的阵列基板，使用虚拟像素代替短路棒，节省了面板空间。取消短路棒节省出的面板空间可以用于设计测试电路，从而使得在窄边框上设计测试电路易于实现。

下面将结合附图，对本发明实施提供的阵列基板进行详细描述。

本发明各个实施例中，阵列基板均包括基板，位于该基板上的像素阵列、M个第一类测试端子、和N个第二类测试端子。其中，像素阵列包括多条栅线、与该多条栅线绝缘交叉的多条数据线，和位于栅线和数据线交叉处的像素单元。像素单元包括TFT和像素电极。像素单元中TFT的栅极与对应的栅线电连接，像素单元中TFT的源极/漏极与对应的数据线电连接，像素单元中TFT的漏极/源极与同一像素单元中的像素电极连接。在下面的各个实施例中将不再赘述。

图1所示为本发明第一个实施例提供的阵列基板结构示意图。阵列基板的基板在图1中未示出。