[发明专利]一种阵列基板

权利要求书

1.一种阵列基板，包括基板、和位于所述基板上的像素阵列，所述像素阵列包括多条栅线、与所述多条栅线绝缘交叉的多条数据线，和位于所述栅线和所述数据线交叉处的像素单元，所述像素单元包括薄膜晶体管TFT和像素电极，其特征在于，

所述像素阵列外围的P行像素单元为虚拟像素；

所述阵列基板还包括M个第一类测试端子和N个第二类测试端子，P、M、N均为大于等于1的整数；

所述虚拟像素中TFT的栅极与所述第一类测试端子电连接；所述虚拟像素中TFT的漏极/源极与所述第二类测试端子电连接。

2.根据权利要求1所述的阵列基板，其特征在于，P=1，所述像素阵列外围的一行像素单元为虚拟像素。

3.根据权利要求2所述的阵列基板，其特征在于，M=1，所述虚拟像素中TFT的栅极均电连接至同一所述第一类测试端子。

4.根据权利要求3所述的阵列基板，其特征在于，N=1，所述虚拟像素中TFT的漏极/源极均与所述同一个第二类测试端子电连接。

5.根据权利要求3所述的阵列基板，其特征在于，N≥2，所述虚拟像素分为N组，每一第二类测试端子与一组虚拟像素中TFT的漏极/源极对应电连接。

6.根据权利要求5所述的阵列基板，其特征在于，N=2，所述虚拟像素分为位于所述像素阵列奇数列的一组和位于所述像素阵列偶数列的一组，位于所述虚拟像素位于所述像素阵列的一组虚拟像素中TFT的奇数列的漏极/源极与所述第二类测试端子的其中一个电连接，位于所述像素阵列偶数列的一组虚拟像素中TFT漏极/源极与所述第二类测试端子中的另一个电连接。

7.根据权利要求5所述的阵列基板，其特征在于，N=3，所述虚拟像素分为包括红色像素电极的一组、包括绿色像素电极的一组、和包括蓝色像素电极的一组，包括红色像素电极的一组虚拟像素中TFT的漏极/源极与一个第二类测试端子电连接，包括绿色像素电极的一组虚拟像素中TFT的漏极/源极与另一个第二类测试端子电连接，包括蓝色像素电极的一组虚拟像素中TFT的漏极/源极与又一个第二类测试端子电连接。

8.根据权利要求2所述的阵列基板，其特征在于，M≥2，所述虚拟像素分为M组，每一所述第一类测试端子与一组虚拟像素中TFT的栅极对应电连接。

9.根据权利要求8所述的阵列基板，其特征在于，N=1，所述虚拟像素中TFT的漏极/源极均与同一个第二类测试端子电连接。

10.根据权利要求8所述的阵列基板，其特征在于，N≥2，每组虚拟像素中TFT的漏极/源极分别与一个第二类测试端子电连接。

11.根据权利要求1所述的阵列基板，其特征在于，P=2，所述像素阵列外围的两行像素单元为虚拟像素。

12.根据权利要求11所述的阵列基板，其特征在于，M=1，所述虚拟像素中TFT的栅极均与同一个第一类测试端子电连接；或者M=2，每一行所述虚拟像素中TFT的栅极分别与一所述第一类测试端子对应电连接。

13.根据权利要求12所述的阵列基板，其特征在于，N=2，所述第一行虚拟像素中位于所述像素阵列奇数列的一组虚拟像素中TFT的漏极/源极与一个第二类测试端子电连接；所述第二行虚拟像素中位于所述像素阵列偶数列的一组虚拟像素中TFT的漏极/源极与另一个第二类测试端子电连接。

14.根据权利要求11所述的阵列基板，其特征在于，M=2，所述一行虚拟像素中位于所述像素阵列奇数列的一组虚拟像素中TFT栅极与一个第一类测试端子电连接；另一行虚拟像素中位于所述像素阵列偶数列的一组虚拟像素中TFT的栅极与另一个第一类测试端子电连接。

15.根据权利要求14所述的阵列基板，其特征在于，N=1，所述虚拟像素中TFT的漏极/源极均与同一个所述第二类测试端子电连接。

16.根据权利要求1所述的阵列基板，其特征在于，P=3，所述像素阵列外围的三行像素单元为虚拟像素。

17.根据权利要求16所述的阵列基板，其特征在于，M=1，所述虚拟像素中TFT的栅极均与同一个第一类测试端子电连接；或者M=3，每一行所述虚拟像素中TFT的栅极分别与一个第一类测试端子电连接。