[发明专利]像素阵列的测试电路、测试方法及显示面板、显示器

说明书

技术领域

本发明涉及液晶显示领域，尤其涉及像素阵列的测试电路、测试方法，以及包括该像素阵列的测试电路的显示面板和显示器。

背景技术

由于显示器制造技术的不断进步及各应用领域的更高要求，高分辨率的显示器已经成为发展的必然趋势，但是高分辨率的显示器，尤其是对于高分辨率液晶显示器而言，对应高分辨率则是像素的几何倍数的增加，与之对应数据线越来越多。

对于高分辨率液晶显示器测试时，依照其像素数量需要提供给测试电路数量惊人数据线和信号输入衬垫。现有技术中，通常在测试电路加入多个开关形成开关电路，以减少数据线的连接，一个信号输入衬垫对应一组开关，一组开关包括至少一个开关，以减少信号输入衬垫的数量。但是现有技术中，仍然存在以下问题：在测试完成后，该开关电路处于悬浮状态，突发信号会造出漏流或短路等缺陷使显示异常。所以，需要对应每组开关设置一个用于输入预定电位的电源信号来关闭该组开关的IC衬垫，给以上所述的每个IC衬垫提供一预定电位的电源信号后，使整体测试电路处于常闭状态，减少突发信号造成的显示异常。但是，如果每组开关都需要关闭，会造成用于输入预定电位的电源信号IC衬垫需求太多；通常IC衬垫与IC芯片的端口一一对应设置，IC芯片通过端口向IC衬垫输出预定的电位，若IC衬垫需求太多的话，IC芯片的端口必然也需求很多，这与IC芯片端口数量受限产生矛盾。

发明内容

本发明的目的是提供一种像素阵列的测试电路、测试方法及显示面板、显示器,以解决现有技术中测试电路用于输入信号的IC衬垫需求多，进而IC芯片的对应端口也需求多，且测试结束后测试电路无法关闭而处于悬浮状态，易造成显示装置漏流或短路的问题。

本发明的目的是通过以下技术方案实现的：

本发明实施例一种像素阵列的测试电路，包括：M个薄膜场效应晶体管MOS开关，每一所述MOS开关的源极/漏极与像素阵列的数据线电性连接；

N个第一测试衬垫，用于输入测试控制信号分别控制所述M个MOS开关通断，每一所述第一测试衬垫与至少一个所述MOS开关的栅极电性连接；

K个第二测试衬垫，用于输入数据信号，每一所述第二测试衬垫与至少一个所述MOS开关的漏极/源极电性连接；

P个集成电路元件IC衬垫，至少一个所述IC衬垫包括至少两个子衬垫，所述IC衬垫中的所述至少两个子衬垫分别与所述M个MOS开关中相同数目的所述MOS开关的栅极一一对应电性连接；其中，M为大于等于2的整数，N、K和P均为大于等于1的整数。

优选的，所述MOS开关的数量与所述数据线的数量相同，所述数据线分别与所述MOS开关的源极/漏极一一对应电性连接。

优选的，所述M个MOS开关分为N组，每一组内所有MOS开关的栅极电连接在一起，所述N个第一测试衬底分别与N组MOS开关的栅极一一对应电性连接。

优选的，所述M个MOS开关的漏极/源极均连接至同一第二测试衬垫。

优选的，所述M个MOS开关的漏极/源极分为K组，所述K个第二测试衬垫分别与所述K组MOS开关的漏极/源极一一对应电性连接。

优选的，所述测试电路包括一个所述IC衬垫，所述子衬垫是由所述一个IC衬垫对应划分的。

优选的，所述测试电路包括至少两个所述IC衬垫，每一所述IC衬垫包括至少两个子衬垫，所述至少两个IC衬垫共用至少一个子衬垫。

优选的，所述MOS开关为N沟道增强型场效应晶体管N-MOS，所述IC衬垫是低电位信号衬垫。

优选的，所述MOS开关为P沟道增强型场效应晶体管P-MOS，所述IC衬垫是高电位信号衬垫。

优选的，所述子衬垫的形状为三角形或矩形或梯形。

本发明实施例有益效果如下：通过由IC包含的子衬垫代替多个IC衬垫，对开关分别控制的同时，减少用于输入规定电位来关闭开关电路线的IC衬垫的数量。

本发明实施例提供一种显示面板，包括上述的测试电路。

优选的，所述显示面板还包括IC芯片，一个所述IC衬垫中所包含所有测试衬垫同时与同一个IC芯片端口对应电性连。

本发明实施例提供一种显示器，包括上述的显示面板。

本发明实施例提供一种测试像素阵列的方法，步骤如下：

通过部分或全部N个第一测试衬垫输入测试控制信号使与之对应的所述MOS开关导通；

通过所述第二测试衬垫输入数据信号，使导通的MOS开关的源极/漏极电性连接的数据线对应的像素正常显示，并进行像素阵列测试。