[发明专利]以太网低延迟的MAC/PCS架构及其实现方法

权利要求书

1.一种以太网低延迟的MAC/PCS架构的实现方法，其特征在于，该架构的数据传输包括发送方向及接收方向，该方法包括如下步骤：

定义一串并转换时钟域及一用户时钟域；

在数据发送方向上进行由所述用户时钟域到所述串并转换时钟域的跨时钟域处理；在数据接收方向上进行由所述串并转换时钟域到所述用户时钟域的跨时钟域处理。

2.根据权利要求1所述的方法，其特征在于，在数据发送方向上，“跨时钟域处理”具体包括：

在所述用户时钟域内，对数据进行封装、编码后发送至变速模块，再将数据存储于第一异步FIFO中，之后跳转到所述串并转换时钟域；

在所述串并转换时钟域内，周期性从所述第一异步FIFO内提取数据并发送出去；

在数据接收方向上，“跨时钟域处理”具体包括：

在所述串并转换时钟域内，将经串行并行编解码器恢复出的数据发送至变速模块，再将数据存储于第二异步FIFO中，之后跳转到所述用户时钟域；

在所述用户时钟域内，从所述第二异步FIFO中提取数据，并对数据进行解码操作。

3.根据权利要求2所述的方法，其特征在于，所述方法还包括：所述编码操作、解码操作、及封装操作在同一模块中进行。

4.根据权利要求2所述的方法，其特征在于，所述用户时钟域的数据提取速率比所述串并转换时钟域的数据提取速率快。

5.一种以太网低延迟的MAC/PCS架构，其特征在于，该架构工作于一串并转换时钟域及一用户时钟域，该架构包括：

第一跨时钟处理单元，其用于在数据发送方向上进行由所述用户时钟域到所述串并转换时钟域的跨时钟域处理；

第二跨时钟处理单元，其用于在数据接收方向上进行由所述串并转换时钟域到所述用户时钟域的跨时钟域处理。

6.根据权利要求5所述的架构，其特征在于，所述第一跨时钟域处理单元具体包括串行并行编解码器、变速模块、第一异步FIFO、加扰器及物理层编码模块，其中，在所述用户时钟域内，来自上层逻辑的数据在所述物理层编码模块中进行封装并编码，将编码后的数据发送至变速模块，再通过加扰器对数据加串扰，之后将数据存储于第一异步FIFO中；在所述串并转换时钟域内，周期性从所述第一异步FIFO内提取数据并发送出去；

所述第二跨时钟域处理单元具体包括串行并行编解码器、变速模块、第二异步FIFO、解扰器及物理层编码模块，其中，在所述串并转换时钟域内，将经串行并行编解码器恢复出的数据发送至变速模块，再将数据存储于第二异步FIFO中；在所述用户时钟域内，从所述第二异步FIFO中提取数据，通过解扰器将数据解串扰，并通过所述物理层编码模块对数据进行解码操作。

7.根据权利要求6所述的架构，其特征在于，所述用户时钟域的数据提取速率比所述串并转换时钟域的数据提取速率快。