[发明专利]CMOS图像传感器的形成方法有效

专利信息
申请号: 201210567656.2 申请日: 2012-12-24
公开(公告)号: CN103000651B 公开(公告)日: 2017-02-22
发明(设计)人: 令海阳;黄庆丰 申请(专利权)人: 上海华虹宏力半导体制造有限公司
主分类号: H01L27/146 分类号: H01L27/146
代理公司: 北京集佳知识产权代理有限公司11227 代理人: 骆苏华
地址: 201203 上海市浦东*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: cmos 图像传感器 形成 方法
【说明书】:

技术领域

发明属于CMOS图像传感器领域,特别是涉及一种CMOS图像传感器的形成方法。

背景技术

图像传感器的作用是将光学图像转化为相应的电信号。图像传感器分为互补金属氧化物(CMOS)图像传感器和电荷耦合器件(CCD)图像传感器。CCD图像传感器的优点是对图像敏感度较高,噪声小,但是CCD图像传感器与其它器件的集成比较困难,而且CCD图像传感器的功耗较高。相比之下,CMOS图像传感器具有工艺简单、易与其它器件集成、体积小、重量轻、功耗小、成本低等优点。目前CMOS图像传感器已经广泛应用于静态数码相机、照相手机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等。

CMOS图像传感器中将光学图像转化为相应的电信号的部件为像素(pixel),像素包括光电转换元件及像素电路,像素电路包括晶体管。根据像素电路中晶体管的数量,CMOS图像传感器可分为3T式CMOS图像传感器、4T式CMOS图像传感器。图1是3T式CMOS图像传感器的像素的结构示意图,如图1所示,一个像素包括包括光电转换元件PD及像素电路,像素电路包括复位晶体管M2、源跟随晶体管M3及选择晶体管M4。图2是4T式CMOS图像传感器的像素的结构示意图,如图2所示,4T式CMOS图像传感器的一个像素包括光电转换元件PD及像素电路,像素电路包括传输晶体管M1、复位晶体管M2、源跟随晶体管M3及选择晶体管M4。

采用光电转换元件的一个缺点是在缺少入射光时容易产生暗电流(dark current),暗电流可能作为被处理图像中“白”像素出现,从而降低画面质量。因此,本领域技术人员一直致力于如何降低CMOS图像传感器中的暗电流。暗电流通常是由很多不同的因素导致,包括等离子体损坏、应力、注入损伤、晶片缺陷、电场等。但是,暗电流的一个尤为重要的来源是衬底的悬挂硅键。

下面结合图3至图8对现有一种CMOS图像传感器的形成方法作简单介绍:

如图3所示,提供P型半导体衬底1,半导体衬底1包括外围电路区域11及像素区域12。在半导体衬底1上形成氮化硅层2、位于氮化硅层2上方的第一图形化光刻胶层3,以第一图形化光刻胶层3为掩模对氮化硅层2及半导体衬底1进行刻蚀,以在半导体衬底外围电路区域11与半导体衬底像素区域12之间形成第一浅沟槽4、在半导体衬底像素区域12形成第二浅沟槽5,在此步骤中被刻蚀的氮化硅层2形成有开口。

结合图3及图7所示,向第一浅沟槽4及第二浅沟槽5内填充氧化硅层,以形成第一浅沟槽隔离结构6、第二浅沟槽隔离结构7。

如图8所示,去除图7所示的氮化硅层2,在半导体衬底像素区域11内形成N型感光区域8,感光区域8与半导体衬底1构成光电二极管。

但刻蚀形成第二浅沟槽5的步骤会导致半导体衬底1表面产生悬挂硅键,而悬挂硅键会导致第二浅沟槽隔离结构7与光电二极管之间产生暗电流。为了解决这个问题,继续参照图8所示,在第二浅沟槽隔离结构7的表面形成P型掺杂区9。

具体地,掺杂区9的形成方法包括:如图4所示,去除残余的图3所示的第一图形化光刻胶层3,在氮化硅层2、第一浅沟槽4及第二浅沟槽5上形成第二光刻胶层10;结合图4及图5所示,对第二光刻胶10进行曝光、显影,曝光、显影之后第二光刻胶层10成为第二图形化光刻胶层10a,第二图形化光刻胶层10a将位于半导体衬底外围电路区域11与像素区域12之间的第一浅沟槽4覆盖住,接着以具有开口的氮化硅层2为掩模进行离子注入,以在第二浅沟槽5的表面形成掺杂区9。

形成掺杂区9之后,如图6所示,去除残余的图5所示的第二图形化光刻胶层10a。

但是,随着半导体集成电路集成度的不断提高,器件的尺寸变得越来越小,因而第二浅沟槽5的尺寸也变得越来越小。结合图4及图5所示,在对第二光刻胶层10进行曝光、显影的步骤中,由于第二浅沟槽5的尺寸很小,很难将第二浅沟槽5底部的第二光刻胶层10完全去除干净,而第二浅沟槽5底部残留的第二光刻胶层10会影响掺杂区9的形成。

另外,继续参照图8所示,当第二浅沟槽隔离结构7的尺寸较小时,为了更有效的防止相邻两个像素中光电转换元件之间的串扰,在第二浅沟槽隔离结构7下方形成P型掺杂区13,具体地,掺杂区13的形成方法包括:在半导体衬底1、第一浅沟槽隔离结构6及第二浅沟槽隔离结构7上形成第三图形化光刻胶层(未图示),所述第三图形化光刻胶层具有开口;以所述第三图形化光刻胶层为掩模进行离子注入,以在第二浅沟槽隔离结构7下方形成掺杂区13。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210567656.2/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top