[发明专利]绝缘体上硅射频器件及绝缘体上硅衬底

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种绝缘体上硅（silicon on insulator，简称SOI）射频（Radio Frequency）器件及一种绝缘体上硅衬底。

背景技术

半导体器件持续朝高集成、高操作速度及低功耗方向发展，因此，体硅（bulk silicon）衬底的应用受到越来越多的限制。相反，绝缘体上硅衬底具有实现集成电路中元器件的介质隔离、彻底消除体硅CMOS电路中的寄生闩锁效应、寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及适用于低功耗低电压电路等优点，因此，利用绝缘体上硅衬底形成半导体器件愈来愈流行。射频器件要求具有较小的寄生电容，其中衬底的寄生电容往往起到很大的作用，采用绝缘体上硅衬底作为衬底，可以有效减小寄生电容。另外，在绝缘体上硅衬底中形成射频器件时，还可以提高射频器件的高频率特性和射频器件的运行速度。

现有一种绝缘体上硅射频器件的结构如图1所示，绝缘体上硅衬底1包括高电阻率硅基板2、位于高电阻率硅基板2上的埋入氧化层（BOX）3及位于埋入氧化层3上的顶层硅4，顶层硅4中形成有浅沟槽隔离结构5，以将顶层硅4中的有源区（未标识）隔离开来，顶层硅4的有源区中形成有半导体器件（未图示）如晶体管。绝缘体上硅衬底1上形成有金属互连结构，图1中以一层金属互连结构为例，其包括位于顶层硅4及浅沟槽隔离结构5上的层间介质层6、形成在层间介质层6内的导电插塞（未图示）及位于层间介质层6和导电插塞上的金属层7，且至少有部分浅沟槽隔离结构5上方覆盖有金属层7。

然而，在上述绝缘体上硅射频器件的实际使用过程会发现，其在一些高线性度、低插入损耗要求的射频应用中存在损耗大及射频信号线性度较差的缺陷。

发明内容

本发明的目的是解决现有绝缘体上硅射频器件在一些高线性度、低插入损耗要求的射频应用中，损耗及射频信号线性度达不到应用要求的问题。

发明人经过研究发现，造成现有绝缘体上硅射频器件在一些高线性度、低插入损耗要求的射频应用中，损耗及射频信号线性度达不到应用要求的原因是：外部电路会给绝缘体上硅射频器件施加射频信号或者射频信号与直流信号叠加的信号，所述信号可以在射频器件的金属互连结构上传输，如图1所示，由于高电阻率硅基板2的掺杂浓度很低，在施加有所述信号的金属层7的作用下，以及埋入氧化层3中固定电荷的作用下，金属层7正下方的高电阻率硅基板2的靠近埋入氧化层3的表面会形成反型层8，导致高电阻率硅基板2的表面电阻（surface resistance）减小，增加了高电阻率硅基板2的导电能力。在这种情况下，金属层7、位于金属层7正下方的高电阻率硅基板2及位于金属层7与高电阻率硅基板2之间的层间介质层6和浅沟槽隔离结构5可视作构成了一个电容C，在电容C中，金属层7及高电阻率硅基板2相当于电容C的两个极板，层间介质层6和浅沟槽隔离结构5相当于电容C两极板之间的介电层，由于金属层7会被施加射频信号或者射频信号与直流信号叠加的信号，且射频信号通常是随时间变化的信号，所述信号能够通过电容C耦合到高电阻率硅基板2，而射频信号产生的电磁场能够在高电阻率硅基板2表面形成涡流，导致射频信号被损耗，并使信号线性度变差。

为解决上述问题，本发明提供了一种绝缘体上硅射频器件，包括：

绝缘体上硅衬底，包括高电阻率硅基板、顶层硅及设置在所述高电阻率硅基板与顶层硅之间的埋入氧化层，所述顶层硅中至少形成有两个有源区，相邻两个所述有源区被浅沟槽隔离结构隔离；

设置在所述绝缘体上硅衬底内、数量至少为一个的第一凹坑，所述第一凹坑的开口设置在所述高电阻率硅基板的远离所述埋入氧化层的表面，所述第一凹坑沿着所述绝缘体上硅衬底的厚度方向延伸并至少贯穿所述高电阻率硅基板；

形成在所述顶层硅及浅沟槽隔离结构上的金属互连结构，其包括形成在所述顶层硅及浅沟槽隔离结构上的层间介质层及位于所述层间介质层上方的金属层。

可选地，至少有一个所述第一凹坑设置在所述浅沟槽隔离结构正下方。

可选地，所述浅沟槽隔离结构正下方的第一凹坑刚好贯穿所述高电阻率硅基板；或者，所述浅沟槽隔离结构正下方的第一凹坑贯穿所述高电阻率硅基板及部分所述埋入氧化层；或者，所述浅沟槽隔离结构正下方的第一凹坑贯穿所述高电阻率硅基板及所述埋入氧化层；或者，所述浅沟槽隔离结构正下方的第一凹坑贯穿所述高电阻率硅基板、所述埋入氧化层及部分所述浅沟槽隔离结构。

可选地，至少有一个所述第一凹坑设置在所述有源区正下方。