[发明专利]包括堆叠半导体芯片和再分布层的半导体封装件

权利要求书

1.一种半导体封装件，所述半导体封装件包括：

多个第一半导体芯片，包括位于板上的最上面的第一半导体芯片，所述多个第一半导体芯片包括多个数据焊盘中的相应的数据焊盘和多个功率焊盘中的相应的功率焊盘，所述多个数据焊盘包括位于最上面的第一半导体芯片中的第一数据焊盘；

布线层，位于最上面的第一半导体芯片上，布线层包括再分布图案和电连接到再分布图案的再分布焊盘；

第二半导体芯片，位于最上面的第一半导体芯片上，第二半导体芯片电连接到再分布图案；

多个第一导电连接件，位于所述多个数据焊盘中的两个数据焊盘之间；

第二导电连接件，位于最上面的第一半导体芯片和第二半导体芯片之间；

第三导电连接件，位于第二半导体芯片和板之间，

其中，所述多个数据焊盘中的一个数据焊盘经由第二导电连接件、第二半导体芯片、再分布图案、再分布焊盘和第三导电连接件电连接到板。

2.如权利要求1所述的半导体封装件，其中，再分布焊盘是多个再分布焊盘中的一个，所述多个再分布焊盘中的一个再分布焊盘直接接触最上面的第一半导体芯片中的第一数据焊盘。

3.如权利要求1所述的半导体封装件，其中，第二半导体芯片的中心离所述多个数据焊盘中的一个数据焊盘的距离比第二半导体芯片的中心离所述多个功率焊盘中的一个功率焊盘的距离近。

4.如权利要求1所述的半导体封装件，其中，所述多个第一半导体芯片之一与第二半导体芯片之间的第一数据路径比第二半导体芯片与板之间的第二数据路径短。

5.如权利要求4所述的半导体封装件，其中，再分布图案包括位于最上面的第一半导体芯片与第二半导体芯片之间的第一再分布图案以及位于第二半导体芯片与板之间的第二再分布图案，其中，第一再分布图案不与第二再分布图案叠置并且第一再分布图案比第二再分布图案短，其中，所述多个数据焊盘中的一个数据焊盘顺序地经由第一再分布图案、第二导电连接件、第二半导体芯片、第二再分布图案和第三导电连接件电连接到板。

6.如权利要求4所述的半导体封装件，其中，再分布图案位于第二半导体芯片和板之间，再分布焊盘包括：

第一再分布焊盘，位于最上面的第一半导体芯片中的第一数据焊盘和第二半导体芯片之间；

第二再分布焊盘，电连接到再分布图案；

第三再分布焊盘，电连接到再分布图案，第三再分布焊盘与第三导电连接件接触，

其中，第二半导体芯片离第一再分布焊盘的距离比第二半导体芯片离第三再分布焊盘的距离近，所述多个数据焊盘中的一个数据焊盘顺序地经由第一再分布焊盘、第二导电连接件、第二半导体芯片、第二再分布焊盘、再分布图案、第三再分布焊盘和第三导电连接件电连接到板。

7.如权利要求1所述的半导体封装件，其中，再分布图案是多个再分布图案中的一个，再分布焊盘是多个再分布焊盘中的一个，所述半导体封装件还包括：

第四导电连接件，位于所述多个再分布焊盘中的两个再分布焊盘之间，其中，第四导电连接件跨过所述多个再分布焊盘中的第一再分布焊盘同时与所述多个再分布焊盘中的所述第一再分布焊盘分隔开，并且第四导电连接件包括键合线、梁式引线或导电带。

8.如权利要求1所述的半导体封装件，其中，布线层比最上面的第一半导体芯片小，与最上面的第一半导体芯片叠置并且不与第二半导体芯片叠置。

9.如权利要求1所述的半导体封装件，其中，所述多个数据焊盘全部顺序地经由第二半导体芯片、再分布焊盘、再分布图案和第三导电连接件电连接到板。

10.如权利要求9所述的半导体封装件，其中，板包括板内部布线，板内部布线连接到所述多个功率焊盘中的一个功率焊盘或第二半导体芯片。

11.如权利要求1所述的半导体封装件，其中，板不具有将所述多个数据焊盘中的一个数据焊盘和第二半导体芯片连接的布线。

12.如权利要求1所述的半导体封装件，其中，第二半导体芯片的长边与短边之比为1.2或小于1.2。

13.如权利要求1所述的半导体封装件，其中，所述多个功率焊盘中的一个功率焊盘不经过第二半导体芯片而连接到板。