[发明专利]一种应用于交织SRAM抗软错误累积效应的擦洗方法

说明书

本发明公开了一种应用于交织SRAM抗软错误累积效应的擦洗方法，包含：所述交织SRAM的交织距离为m个存储单元，所述存储单元即bit；以连续n个存储单元为一擦洗单位，将所述交织SRAM顺序划分成若干个擦洗单位，并将位于奇数位的擦洗单位设为第一擦洗部分，余下的设为擦洗第二部分；依次循环对所述第一部擦洗分和第二擦洗部分进行擦洗；利用位于所述交织SRAM外围的SEC电路对每个字节内的单个错位进行纠正；使每个字节相邻的两个存储单元在前后两轮擦洗中。本发明提供的擦洗方法，解决了现有的擦洗方法存在的擦洗效率低、没有有效利用SEC电路的问题。

技术领域

本发明涉及交织SRAM抗软错误累积的技术领域，特别涉及应用于交织S RAM抗软错误累积效应的擦洗方法。

背景技术

以下缩略语、英文和关键术语定义列表：

1、SMU：Single-word Multiple-bit Upset（单字节多位翻转）或简称MBU：Multiple-bit Upset（多位翻转）。

2、SRAM：Static random access memory（静态随机读写存储器）

3、SCU：Single Cell Upset（单存储单元翻转）

4、MCU：Multiple Cell Upset（多存储单元翻转）

5、SBU：Multiple-bit Upset（单位翻转）

7、ID：Interleaving distance（交织距离）

8、SEC：Signle error correcting（纠正单个位上错误）

随着集成电路制造工艺的关键尺寸不断缩小，芯片集成密度越来越高。当芯片处于空间高辐射环境下时，容易导致存储单元内的存储信息发生软错误。软错误通常是由于芯片处于辐射环境下，高能带粒子射入半导体灵敏区，产生部分额外的载流子，引发单粒子翻转错误，使存储的信息出错。

单个高能粒子不仅能使单个存储单元发生翻转（SCU，Single CellUpset），还能使芯片上一定范围内的多个存储单元发生翻转（MCU，Multiple Cell Upset）。工艺节点越小，MCU发生次数所占比例越大。如果有多个翻转位处于一个字内，即称发生单字节多位翻转（SMU，Single-word Multiple-bit Upset）或简称多位翻转（MBU，Multiple-bitUpset）效应；如果每个字节内最多只有一个翻转，则称发生单位翻转效应（SBU，Single-bit Upset）。

针对软错误，虽然可以采用纠正多位错误的纠错码（如BCH码、LDPC码等）对SMU效应进行纠错，但过多的冗余校验位增加了SRAM芯片面积。因此，提出一种交织的SRAM结构可以降低单字节多位（SMU）翻转效应。在交织的SRAM结构下，有必要提出一种高效实用的擦洗方案来解决存储器系统软错误累积的问题。

在SRAM中采取交织结构可以有效地减少多单元翻转（MCU，Multiplecell upset）发生概率，尤其是使用单位纠错码进行纠错时。因为交织结构的SRAM一个字节内的比特并不相邻，而是相距交织距离（ID，Interleavingdistance）的整数倍。交织距离定义为一个字节内不同比特之间的距离。

SRAM芯片在辐射环境下会产生软错误。软错误可以分为SBU和SMU，前者可以由SEC纠正。虽然采用交织结构和SEC纠错码能够有效地纠正一个字节内的单位错误，但是芯片处在高能粒子辐射的环境下时间越长，则软错误会不断积累，从而导致失效。这时需要每隔一段时间对SRAM进行擦洗。随着晶体管尺寸的不断缩小以及供电电压的不断降低，MCU所占比例越来越大，因此擦洗对系统可靠性非常关键。