[发明专利]集成电路的除错系统及其除错方法

说明书

技术领域

本发明是关于一种除错系统及除错方法，特别是关于一种集成电路除错系统及其除错方法。

背景技术

随着电子产业的发展，集成电路（Integrated Circuit,IC）已然成为电子装置中各种功能电路的主体，集成电路在制造的过程中，可能因人为程序化疏失、制造技术问题或其他原因造成电路在制造完成后发生错误（bug），造成功能不正常，因此，在集成电路制作完成后，通常会进行除错（debug），以确保其可正常发挥功用。

现有技术中，在集成电路在除错时，会以数字的I/O端口将集成电路内部的除错信号输出至集成电路外部，并连接至逻辑分析仪，以方便观察除错信号，然而，此种除错方法通常需要在集成电路上增加数量庞大的I/O端口脚位，才能有效地观察出集成电路内部的行为，故直接地导致集成电路的制造成本增加。另一方面，若想在不增加集成电路的脚位的条件下，进行有效地观察集成电路内部的行为，便须牺牲部分脚位的功能，转而作为除错用途，但显而易见地，此种方法会造成集成电路的整体行为改变，造成功能减少。

发明内容

本发明的一种集成电路除错方法，其是与集成电路及除错系统搭配应用，除错方法包括下列步骤：选择集成电路的错误事件；选择集成电路的多个待观察信号；当在某一时间点发生错误事件，储存该时间点的待观察信号的值，并将上述这些待观察信号的值嵌入待观察封包，来输出该待观察封包；依据优先权值表依序地输出待观察封包及集成电路的多个数据封包；将待观察封包进行编码，来输出多个输出信号；以及通过除错系统的传输接口输出上述这些输出信号。

在一实施例中，输出信号为差分电压信号。

在一实施例中，输出信号通过与传输接口耦接的显示设备译码并显示。

在一实施例中，显示设备为传输接口的信号分析仪。

本发明的一种集成电路除错系统，其是与集成电路搭配应用，除错系统包括除错触发多工器、除错信号多工器、缓存器、差分信号转换器以及传输接口。除错触发多工器电性连接集成电路，除错触发多工器侦测集成电路的错误事件。除错信号多工器电性连接集成电路，除错信号多工器侦测集成电路的该错误事件，且依据该错误事件选择并输出该集成电路的多个待观察信号。缓存器电性连接除错触发多工器及除错信号多工器，接收上述这些待观察信号。差分信号转换器耦接缓存器。传输接口电性连接差分信号转换器。

在一实施例中，缓存器是储存该时间点的上述这些待观察信号的值，并将上述这些待观察信号的值嵌入待观察封包来输出。

在一实施例中，当于该时间点发生上述错误事件，除错触发多工器输出触发信号至缓存器，以触发缓存器储存该时间点的上述这些待观察信号的值。

在一实施例中，差分信号转换器将待观察封包进行编码并输出多个输出信号至传输接口，传输接口输出上述这些输出信号。

在一实施例中，更包括仲裁器，电性连接集成电路、缓存器及差分信号转换器，仲裁器依据优先权值表依序地输出待观察封包及集成电路的多个数据封包至差分信号转换器。

综合上述，依据本发明的一种集成电路除错系统及其除错方法，通过记录错误事件发生时集成电路内信号的值，并利用电子装置的传输接口的通讯协议中的自定义封包传递并由传输接口输出，可在不增加集成电路的脚位的情况下，更精确地进行除错，不仅节省成本，更可提高错误排除的正确性。

附图说明

图1为本发明实施例的一种集成电路的除错系统的系统方框图；以及

图2为本发明较佳实施例的一种集成电路除错方法的流程图。

具体实施方式

以下将参照相关附图，说明依照本发明较佳实施例的一种电子装置的除错方法，其中相同的元件将以相同的参照符号加以说明。

请参照图1所示，其为本发明实施例的一种集成电路的除错系统的系统方框图。除错系统2是与集成电路1搭配应用，在实施上，除错系统2与集成电路1可以被包含于同一电子装置中，例如个人电脑、或笔记本电脑等。

集成电路1可以是电子装置内的任一集成电路芯片，其包括多个电路区块，各电路区块具有不同的功能，例如运算、控制或暂存等。集成电路1在工作时，可能会发生例如循环冗余校验错误（CRC error）等错误事件（errorevent），而需通过除错（debug）的机制找出错误事件的原因及发生位置。

除错系统2包括传输接口20、除错触发多工器22、除错信号多工器23、缓存器24以及差分信号转换器26。