[发明专利]使用高介电常数槽结构的低比导通电阻的横向功率器件

说明书

技术领域

本发明涉及半导体功率器件，特别是横向高压器件耐压区材料和结构。 

背景技术

众所周知，传统的横向功率器件是通过一层低掺杂的半导体漂移区来承受高压。例如最典型的横向双扩散MOS器件（LDMOS），通过合理选择漂移区结深和掺杂浓度，使其满足RESURF（即通过加强漂移区体内电场，削弱表面电场）条件，在其截止时，漂移区将出现全耗尽，从而引入空间电荷，承受高压。而根据文献[J.A.Appels,M.G. Collet.P.Hart,H.Vaes,J.Verhoeven.Thin-layer HV-devices[J].Philips Journal of Research,1980,35(1):1~13]给出了RESURF条件： 

Nepitepi≤2×1012NepiPsub+Nepi≤1.4×1012cm-2]]>

上式中N_epi，t_epi，P_sub，分别是漂移区的掺杂浓度和结深，以及P衬底的掺杂浓度。在LDMOS中，掺杂浓度和结深越大，比导通电阻也就越低。而从上式中可出看出，RESURF条件规定了漂移区掺杂浓度和结深乘积的上限，所以为了保证器件的耐压，比导通电阻将受到严格的限制。横向Super Junction器件使用了交替PN漂移区掺杂的结 构，性能尽管较RESURF LDMOS相比有所提高，但仍然依赖漂移区的掺杂来导电，使得一定耐压条件下的比导通电阻受到限制。 

然而，上述技术均通过优化功率器件截止时的电场分布来实现同等比导通电阻条件下耐压的提高，而未使用其他方法来对器件的比导通电阻进行优化。所以器件的比导通电阻大小仍然依赖于漂移区的掺杂浓度N_D和结深，使得耐压和比导通电阻的矛盾仍然存在。文献[S.E.D.Habib,The ALDMOST:A New Power MOS Transistor.IEEE Electr.Dev.Lett.8,257–259(1987)]、[B.J.Baliga,T.Syau,and P.Venkatraman:The accumulation-mode field effect transistor:A new ultralowon-resistance MOSFET.IEEE Electr Dev.Lett.13,427–429(1992)]通过减薄二氧化硅介质厚度的方法来对漂移区引入积累效应，从而在同等漂移区掺杂的情况下加强器件导通时的载流子浓度，降低比导通电阻。但由于二氧化硅介电常数低，积累效应的效果受到限制，而太薄的二氧化硅介质也容易引起器件栅极击穿，使其应用受到限制。在专利[X.Chen,Super-junction voltage sustaining layers with alternatingsemiconductor and high-K dielectric regions.US Patent.7230310,Jun.12,(2007)]中，尽管利用高介电常数介质柱来调整纵向器件的漂移区电场分布从而实现了高耐压，但高介电常数条没有和栅极发生任何接触，故不会在器件导通时产生载流子积累效应，所以器件的比导通电阻较Super Junction相比不会显著降低。 

发明内容

本发明所要解决的技术问题是，提供一种具有较低的比导通电阻 的新型横向硅功率器件。