[发明专利]半导体装置

权利要求书

1.一种半导体装置，包括：

DLL时钟发生单元，所述DLL时钟发生单元被配置成将时钟的相位与反馈时钟的相位进行比较，确定延迟线的延迟时间，经由所述延迟线将所述时钟延迟所述延迟时间，以及产生DLL时钟；

延迟检测单元，所述延迟检测单元被配置成检测所述延迟线的所述延迟时间，并且当所述延迟时间大于或等于预定时间时将延迟检测信号使能；以及

断电控制单元，所述断电控制单元被配置成在断电模式之下的自刷新操作中，当所述延迟检测信号被使能时防止所述DLL时钟发生单元被复位，并且当所述延迟检测信号被禁止时将所述DLL时钟发生单元复位。

2.如权利要求1所述的半导体装置，其中，所述DLL时钟发生单元响应于复位信号而被复位。

3.如权利要求2所述的半导体装置，其中，所述DLL时钟发生单元包括：

延迟线，所述延迟线被配置成具有与多个延迟控制信号相对应的所述延迟时间，将所述时钟延迟所述延迟时间，以及产生所述DLL时钟；

复制器，所述复制器被配置成将所述DLL时钟延迟并输出所述反馈时钟；

相位比较部，所述相位比较部被配置成将所述时钟的相位与所述反馈时钟的相位进行比较，并产生比较信号；以及

延迟控制部，所述延迟控制部被配置成响应于所述比较信号而产生所述多个延迟控制信号。

4.如权利要求3所述的半导体装置，其中，所述延迟检测单元通过将所述多个延迟控制信号译码来产生所述延迟检测信号。

5.如权利要求4所述的半导体装置，其中，所述断电控制单元在断电模式之下的自刷新操作中，响应于所述延迟检测信号而产生所述复位信号。

6.如权利要求5所述的半导体装置，其中，所述断电控制单元在时钟使能信号被禁止且自刷新信号被使能的情况下，当所述延迟检测信号被使能时将所述复位信号禁止，并且在所述时钟使能信号被禁止并且自刷新信号被使能的情况下，当所述延迟检测信号被禁止时将所述复位信号使能。

7.如权利要求5所述的半导体装置，还包括：

输出使能信号发生单元，所述输出使能信号发生单元被配置成响应于所述复位信号而被复位，接收读取信号以及当经过所述DLL时钟的预设周期时产生输出使能信号。

8.一种半导体装置，包括：

缓冲器，所述缓冲器被配置成将时钟缓冲并且产生缓冲时钟；

延迟线，所述延迟线被配置成响应于多个延迟控制信号而确定延迟时间，将所述缓冲时钟延迟确定的延迟时间以及输出DLL时钟；

复制器，所述复制器被配置成将所述DLL时钟延迟并输出反馈时钟；

相位比较部，所述相位比较部被配置成将所述缓冲时钟的相位与所述反馈时钟的相位进行比较并产生比较信号；

延迟控制部，所述延迟控制部被配置成响应于所述比较信号而产生所述多个延迟控制信号；

延迟检测单元，所述延迟检测单元被配置成响应于所述多个延迟控制信号而产生延迟检测信号；以及

断电控制单元，所述断电控制单元被配置成在断电模式中，响应于所述延迟检测信号而将所述缓冲器激活或去激活。

9.如权利要求8所述的半导体装置，

其中，所述缓冲器响应于缓冲器使能信号而被激活或去激活，以及

其中，当所述缓冲器被激活时，所述缓冲器将所述时钟缓冲并产生所述缓冲时钟。

10.如权利要求9所述的半导体装置，

其中，所述断电控制单元在断电模式中，当所述延迟检测信号被使能时将所述缓冲器激活，以及

其中，所述断电控制单元在断电模式中，当所述延迟检测信号被禁止时将所述缓冲器去激活。

11.如权利要求10所述的半导体装置，

其中，所述断电控制单元在时钟使能信号被禁止且所述延迟检测信号被使能时，将所述缓冲器使能信号使能并且将所述缓冲器激活，以及

其中，所述断电控制单元在所述时钟使能信号和所述延迟检测信号被禁止时，将所述缓冲器使能信号禁止并且将所述缓冲器去激活。