[发明专利]一种多孔低介电常数材料SiCOH薄膜的刻蚀方法

说明书

技术领域

本发明属于超大规模集成电路制造技术领域，具体为一种多孔低介电常数材料SiCOH薄膜的刻蚀方法。

背景技术

随着集成电路进入超大规模领域，功耗和信号串扰问题已经使得互连工艺中RC耦合延迟成为制约半导体工业继续向前发展的最大瓶颈之一。根据国际半导体蓝图（ITRS）对低介电常数（low-k）材料介电常数值提出的要求^【1】，在45nm以下工艺中，k值应处于2.0-2.7之间，多孔低介电常数材料SiCOH成为最有潜力的候选材料之一。而对于多孔SiCOH薄膜刻蚀的应用却遇到了很多瓶颈，比如：边墙坍塌、刻蚀气体残留，有效k值增加等。这使得多孔SiCOH材料在更小特征尺寸下的应用遇到越来越多的挑战。

传统刻蚀气体（CF₄、C₂F₆等）已经广泛并相对成熟地应用于传统互连介质SiO₂和致密low-k材料（k>3.0）中，而对于多孔低k材料SiCOH薄膜的刻蚀效果却不尽如人意。这是因为大量孔隙的存在使得多孔SiCOH薄膜在刻蚀过程中受污染程度要大大高于传统互连介质，由此引起的有效k值明显上升的问题给刻蚀工艺带来了严峻的挑战。另外，传统刻蚀气体也会带来保形性方面的问题，这是因为传统的刻蚀气体中氟（F）的自由基浓度较高，在薄膜材料中会发生游离扩散，致使薄膜沟槽两侧形成凹陷，造成图案歪曲，甚至会引起沟槽图案崩塌。此外，刻蚀过程中加入氧气后虽然能够增加刻蚀速率，但由于大量氧离子的轰击作用会对薄膜造成较大的损伤，影响薄膜的各项性能。最后，传统刻蚀方法所得到的材料或多或少都有一定的碳氟颗粒的沉积，这就需要在刻蚀之后通入高气压的氧气来去除碳氟颗粒。除此之外，刻蚀工艺还遇到粗糙度、气体选择性、刻蚀速率等问题，这些都给互连工艺带来了严重的制约瓶颈。因此，寻找一种高效（高保形、低污染、低粗糙度等）的刻蚀方法具有非常重要的实际意义。 

参考文献

【1】International Technology Roadmap for Semiconductors, www.itrs.net(2007)

【2】Eiichi Soda et al., JOURNAL OF VACUUM SCIENCE & TECHNOLOGY A ,26(4),875 (2008)

【3】刘卉敏等，苏州大学学报（自然科学版），27(2)，53（2011 ） 。

发明内容

本发明的目的在于提供一种高保形、低污染、低粗糙度，且成本相对较低的多孔低介电常数材料SiCOH薄膜的刻蚀方法。

本发明提供的多孔低介电常数材料SiCOH薄膜的刻蚀方法，具体步骤如下：

（1）在洁净的单晶硅片上形成一层多孔SiCOH薄膜，其中薄膜介电常数值为2.2-2.7；

（2）对上述薄膜进行曝光和显影，形成排列有序的光刻图案；

（3）将上述带图案的单晶硅片移入反应离子刻蚀腔体中，进行SiCOH薄膜的刻蚀，刻蚀气体采用由CF₃I、C₄F₈、O₂组成的混合气体，其中CF₃I流量范围为 20-60sccm，C₄F₈流量范围为20-60sccm，氧气流量范围为1.2sccm-8sccm；

所述刻蚀工艺中，调节高频离子源功率为250W-500W，低频偏置功率为10-40W；

所述刻蚀工艺中，保持腔体气体压强为2-15mTorr；

（4）刻蚀结束后通入流量范围为400-1000sccm，气压为5-10mTorr的氧气来进行灰化处理，处理持续时间为10-40s；

上述灰化处理过程中，控制高频离子源功率为100-600W，低频偏置功率为10-100W。